公开(公告)号：CN100419993C

公开(公告)日：2008-09-17

申请号：CN02140933.1

申请日：2002-07-10

Applicant: 三洋电机株式会社

Inventor： 市桥由成 ,  池田典弘 ,  后藤隆 ,  臼井良辅 ,  藤岛达也

IPC: H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/7682 ,  H01L21/76831 ,  H01L23/485

Abstract: 本发明公开了一种制造半导体器件的方法，即使在高度集成地设计该半导体器件时也能以高电可靠性形成连接孔。该半导体器件包括下层布线和形成在下层布线上并具有于下层布线连接的连接孔的层间绝缘膜。该方法包括通过刻蚀层间绝缘膜形成连接孔。连接孔使通过以下步骤形成的：在第一刻蚀条件下通过至少在下层布线附近的物理反应，刻蚀部分下层布线，并在保证相对于下层布线的选择率的第二刻蚀条件下，刻蚀部分层间绝缘膜。

公开(公告)号：CN1447414A

公开(公告)日：2003-10-08

申请号：CN03108857.0

申请日：2003-03-27

Applicant: 三洋电机株式会社

Inventor： 后藤隆 ,  池田典弘 ,  山冈义和

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/314 ,  H01L21/312

CPC classification number: H01L21/76808 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76807

Abstract: 在层间绝缘膜上形成2段阶梯形开口部时，在用防反射膜的情况下，可以得到能够防止可靠性降低的半导体装置的制造方法。该半导体装置的制造方法具有在防反射膜上所定区域上形成第1防蚀图形的工序、以第1防蚀图形作为掩模，在层间绝缘膜上形成第1开口部的工序、留下防反射膜而除去第1防蚀图形后，在防反射膜上的所定区域内，形成第2防蚀图形的工序、以第2防蚀图形作为掩模，至少在第1开口部的上部，形成比第1开口部开口面积大的第2开口部的工序。

公开(公告)号：CN1396649A

公开(公告)日：2003-02-12

申请号：CN02140933.1

申请日：2002-07-10

Applicant: 三洋电机株式会社

Inventor： 市桥由成 ,  池田典弘 ,  后藤隆 ,  臼井良辅 ,  藤岛达也

IPC: H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/7682 ,  H01L21/76831 ,  H01L23/485

Abstract: 本发明公开了一种制造半导体器件的方法，即使在高度集成地设计该半导体器件时也能以高电可靠性形成连接孔。该半导体器件包括下层布线和形成在下层布线上并具有于下层布线连接的连接孔的层间绝缘膜。该方法包括通过刻蚀层间绝缘膜形成连接孔。连接孔使通过以下步骤形成的：在第一刻蚀条件下通过至少在下层布线附近的物理反应，刻蚀部分下层布线，并在保证相对于下层布线的选择率的第二刻蚀条件下，刻蚀部分层间绝缘膜。

公开(公告)号：CN1320645C

公开(公告)日：2007-06-06

申请号：CN02156135.4

申请日：2002-12-09

Applicant: 三洋电机株式会社

Inventor： 松原直辉 ,  水原秀树 ,  后藤隆

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 得到能够边减少相邻的第1布线层间的电容、边抑制起因于来自第1绝缘膜的水分放出而使导电性插头电阻值升高、断路故障等情况的半导体器件。这种半导体器件具备在半导体基片上隔开规定的间隔形成的多个第1布线层，埋入多个第1布线层、且具有到达第1布线层的开口部的第1绝缘膜，以及填入第1绝缘膜的开口部内、且与第1布线层接触的导电性插头。在第1绝缘膜的第1布线层与导电性插头的接触面附近的第1区域，通过选择性地注入杂质对第1绝缘膜的第1区域进行有选择地改性。

公开(公告)号：CN1423327A

公开(公告)日：2003-06-11

申请号：CN02156135.4

申请日：2002-12-09

Applicant: 三洋电机株式会社

Inventor： 松原直辉 ,  水原秀树 ,  后藤隆

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 得到能够边减少相邻的第1布线层间的电容、边抑制起因于来自第1绝缘膜的水分放出而使导电性插头电阻值升高、断路故障等情况的半导体器件。这种半导体器件具备在半导体基片上隔开规定的间隔形成的多个第1布线层,埋入多个第1布线层、且具有到达第1布线层的开口部的第1绝缘膜,以及填入第1绝缘膜的开口部内、且与第1布线层接触的导电性插头。在第1绝缘膜的第1布线层与导电性插头的接触面附近的第1区域,通过选择性地注入杂质对第1绝缘膜的第1区域进行有选择地改性。