-
公开(公告)号：CN101127328A
公开(公告)日：2008-02-20
申请号：CN200710141862.6
申请日：2007-08-14
Applicant: 三星SDI株式会社
Inventor： 黄义勋
IPC: H01L21/8238 , H01L21/84
CPC classification number: H01L27/1288 , H01L27/1214 , H01L29/78621 , Y10S438/948
Abstract: 本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体(CMOS)TFT的方法，该方法包括：在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二杂质，以对第二TFT执行沟道掺杂。
-
公开(公告)号：CN1622341A
公开(公告)日：2005-06-01
申请号：CN200410103856.8
申请日：2004-11-26
Applicant: 三星SDI株式会社
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/66757 , H01L29/42384 , H01L29/66765 , H01L29/78609 , H01L29/78675 , H01L29/78678
Abstract: 本发明的薄膜晶体管可包括栅绝缘层和底图形，底图形位于栅绝缘层下方并与栅绝缘层接触、具有至多约80°的锥角的边缘。采用这种设计，能够提高栅绝缘层的介电强度。底图形可以是栅电极层。
-
公开(公告)号：CN101083261A
公开(公告)日：2007-12-05
申请号：CN200710001984.5
申请日：2007-01-16
Applicant: 三星SDI株式会社
CPC classification number: H01L27/3244 , H01L27/1255 , H01L27/3262 , H01L27/3265 , H01L51/56
Abstract: 本发明提供了一种有机发光显示器，在该有机发光显示器中，简化了形成存储电容器的工艺，防止了TFT的性能和可靠性的劣化。有机发光显示器包括：基底；薄膜晶体管，形成在基底的一部分上，该薄膜晶体管具有有源层、栅电极以及置于有源层和栅电极之间的栅极绝缘层；存储电容器，形成在基底的另一部分上。该存储电容器具有形成在与形成有源层的表面相同的表面上的第一电极、形成在与形成栅电极的表面相同的表面上的第二电极以及位于第一电极和第二电极之间的栅极绝缘层。有源层和第一电极由本征多晶硅层制成。
-
公开(公告)号：CN1885527A
公开(公告)日：2006-12-27
申请号：CN200610093263.7
申请日：2006-06-23
Applicant: 三星SDI株式会社
IPC: H01L21/84
CPC classification number: H01L27/1288 , H01L27/1214 , H01L27/127
Abstract: 提供了TFT和采用所述TFT的OLED的制造方法。所述CMOS TFT的制造方法包括：制备具有第一和第二薄膜晶体管区域的基板；在所述基板上形成栅电极；在包括所述栅电极的所述基板的整个表面上形成栅极绝缘层；在所述栅极绝缘层的预定区域上利用掩模形成半导体层；利用所述栅电极对所述掩模的背部曝光；利用受到背部曝光的掩模向所述第一和第二薄膜晶体管区域的所述半导体层内注入n型杂质离子，形成沟道区以及源极区和漏极区；对所述背部曝光掩模的两侧进行灰化；利用所述灰化掩模向所述第一和第二薄膜晶体管区域的所述半导体层内注入低浓度杂质离子，形成LDD区；以及向所述第二薄膜晶体管区域的半导体层内注入p型杂质离子，形成源极区和漏极区。
-
公开(公告)号：CN1716636A
公开(公告)日：2006-01-04
申请号：CN200510081330.9
申请日：2005-06-24
Applicant: 三星SDI株式会社
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/66757 , H01L29/4908
Abstract: 本发明提供了一种薄膜晶体管以及制备该薄膜晶体管的方法，在该薄膜晶体管中半导体层和栅极绝缘膜通过在多晶硅层图案和第一绝缘膜图案上沉积第二绝缘膜而形成，它们是通过对由连续形成的第一绝缘层所覆盖的非晶硅层首先结晶然后构图形成，或是通过对由连续形成并作为栅极绝缘层一部分的第一绝缘层所覆盖的预先形成的非晶硅层首先构图然后结晶形成。
-
Patent Agency Ranking
公开(公告)号：CN1716571A
公开(公告)日：2006-01-04
申请号：CN200510082118.4
申请日：2005-06-29
Applicant: 三星SDI株式会社
Inventor： 黄义勋
IPC: H01L21/8238 , H01L27/092 , H01L29/786
Abstract: 本发明涉及一种制造CMOS薄膜晶体管(TFT)的方法和使用该方法制造的CMOS TFT。该方法包括：提供具有第一区和第二区的衬底；分别在所述第一和第二区上形成第一半导体层和第二半导体层；形成栅极绝缘层，具有位于所述第一半导体层的端部分上的第一部分和位于所述第二半导体层上的端部分上的第二部分；在所述栅极绝缘层上形成离子掺杂掩模图案；利用所述离子掺杂掩模图案作为掩模在所述第一半导体层的端部中掺杂第一杂质，且利用所述离子掺杂掩模作为掩模在所述第二半导体层的端部中掺杂第二杂质，所述第二杂质的导电类型不同于所述第一杂质。因此，可以减少掩模的数量且简化制造CMOS TFT所需的工艺。
-
公开(公告)号：CN1716532A
公开(公告)日：2006-01-04
申请号：CN200510082115.0
申请日：2005-06-29
Applicant: 三星SDI株式会社
CPC classification number: H01L27/127 , H01L21/32138 , H01L27/1214 , H01L29/04
Abstract: 在本发明提供了一种制备显示装置的方法。该方法包括提供具有像素区域和在像素区域外围的电路区域的基板。分别在像素区域和电路区域形成第一半导体层和第二半导体层。选择性地对第一半导体层进行表面处理以增加第一半导体层的表面晶格缺陷密度。
-
-
公开(公告)号：CN100437980C
公开(公告)日：2008-11-26
申请号：CN200510082118.4
申请日：2005-06-29
Applicant: 三星SDI株式会社
Inventor： 黄义勋
IPC: H01L21/8238 , H01L27/092 , H01L29/786
Abstract: 本发明涉及一种制造CMOS薄膜晶体管(TFT)的方法和使用该方法制造的CMOS TFT。该方法包括：提供具有第一区和第二区的衬底；分别在所述第一和第二区上形成第一半导体层和第二半导体层；形成栅极绝缘层，具有位于所述第一半导体层的端部分上的第一部分和位于所述第二半导体层上的端部分上的第二部分；在所述栅极绝缘层上形成离子掺杂掩模图案；利用所述离子掺杂掩模图案作为掩模在所述第一半导体层的端部中掺杂第一杂质，且利用所述离子掺杂掩模作为掩模在所述第二半导体层的端部中掺杂第二杂质，所述第二杂质的导电类型不同于所述第一杂质。因此，可以减少掩模的数量且简化制造CMOS TFT所需的工艺。
-
公开(公告)号：CN1897299A
公开(公告)日：2007-01-17
申请号：CN200610125721.0
申请日：2006-06-22
Applicant: 三星SDI株式会社
IPC: H01L27/32 , H01L21/82 , H01L21/768
CPC classification number: H01L27/3276 , H01L27/3244 , H01L51/5218 , H01L51/56 , H01L2251/5315
Abstract: 本发明提供一种有机发光显示装置(OLED)及其制造方法。在同时形成金属互连和栅极电极时或在形成第一电极时，形成用于电连接元件的互连。从而，能减少使用掩模的次数，从而缩短总体制造工艺且降低制造成本。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.02 seconds)
