-
公开(公告)号：CN111199278A
公开(公告)日：2020-05-26
申请号：CN201911086263.8
申请日：2019-11-08
Applicant: 三星电子株式会社
IPC: G06N3/067
Abstract: 提供了包括算术电路的存储器器件和包括该器件的神经网络系统。所述存储器器件包括：存储体，包括被排列在存储器器件的多个字线和多个位线彼此交叉的区域中的多个存储单元；读出放大器，被配置为放大通过多个位线当中的所选位线而发送的信号；以及算术电路，被配置为从读出放大器接收第一操作数，从存储器器件外部接收第二操作数，并且基于在存储器器件中生成的内部算术控制信号，通过使用第一操作数和第二操作数来执行算术运算。
-
公开(公告)号：CN102956645A
公开(公告)日：2013-03-06
申请号：CN201210292295.5
申请日：2012-08-16
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/105 , H01L27/101 , H01L27/228 , H01L27/2436
Abstract: 本发明公开一种数据存储装置及其制造方法，该数据存储装置可包括：衬底；晶体管，位于衬底上，晶体管包括栅线结构；以及导电隔离图案，限定晶体管的有源区。每个导电隔离图案包括埋入衬底中的至少一部分，并且导电隔离图案彼此电性连接。
-
公开(公告)号：CN101727982A
公开(公告)日：2010-06-09
申请号：CN200910205790.6
申请日：2009-10-16
Applicant: 三星电子株式会社
CPC classification number: G11C11/5678 , G11C13/0004 , G11C13/0064 , G11C13/0069 , G11C2013/0088 , G11C2013/0092
Abstract: 一种执行编程和验证操作的可变电阻存储器装置，包括：存储器单元阵列，包括多个存储器单元；脉冲移位器，对多个编程脉冲进行移位以生成多个移位的编程脉冲；写及验证驱动器，接收所述多个移位的编程脉冲以将随所述多个移位的编程脉冲变化的编程电流提供给所述多个存储器单元；和控制逻辑，在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，使得在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。
-
-
公开(公告)号：CN115587620A
公开(公告)日：2023-01-10
申请号：CN202210774082.X
申请日：2022-07-01
Applicant: 三星电子株式会社
Inventor： 黄荣南
Abstract: 一种神经形态装置包括：多个单元瓦片，其包括：包括存储神经网络的权重的多个存储器单元的单元阵列，经由多条行线连接到多个存储器单元的行驱动器，以及经由多条列线连接到多个存储器单元并且将经由多条列线读取的单元电流分别转换为多条数字单元数据的单元模数转换器；参考瓦片，其包括：包括多个参考单元的参考单元阵列，经由多条参考行线连接到多个参考单元的参考行驱动器，以及经由多条参考列线连接到多个参考单元并且将经由多条参考列线读取的参考电流转换为多条数字参考数据的参考模数转换器；以及比较器电路，其被配置为将多条数字单元数据分别与多条数字参考数据进行比较。
-
Patent Agency Ranking
公开(公告)号：CN1538540A
公开(公告)日：2004-10-20
申请号：CN200410035227.6
申请日：2004-03-29
Applicant: 三星电子株式会社
CPC classification number: G11C13/0004 , G11C11/5678 , G11C13/0033 , G11C13/004 , G11C13/0069 , G11C16/3431 , G11C2013/0042 , G11C2013/0078 , G11C2213/79
Abstract: 一种相变存储器件，包括：相变存储单元，具有在非晶态和晶态之间可编程的材料体。写电流源选择性地施加第一写电流脉冲以将相变存储单元编程为非晶态和施加第二写电流脉冲以将相变存储单元编程为晶态。相变存储器件还包括恢复电路，选择性地将第一写电流脉冲施加到相变存储单元，以至少恢复相变存储单元的非晶态。
-
公开(公告)号：CN111243636B
公开(公告)日：2023-07-04
申请号：CN201910827187.5
申请日：2019-09-03
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器装置和半导体存储器装置的操作方法。所述半导体存储器装置包括：存储器单元阵列，包括第一存储器单元和第二存储器单元；以及外围电路。当接收到第一命令、第一地址和第一输入数据时，外围电路响应于第一命令基于第一地址从第一存储器单元读取第一数据，通过使用第一数据和第一输入数据执行第一运算，并通过使用第一运算的结果从第二存储器单元读取第二数据。
-
公开(公告)号：CN112668691A
公开(公告)日：2021-04-16
申请号：CN202011106670.3
申请日：2020-10-15
Applicant: 三星电子株式会社
Abstract: 一种处理器实现的数据处理方法包括：对包括除法运算在内的激活函数的输入数据进行归一化；通过从存储器读取根据经归一化的输入数据进行寻址的第一查找表的值，确定与除法运算的被除数相对应的被除数数据；通过对被除数数据进行累加，确定与除法运算的除数相对应的除数数据；以及确定与除法运算的输出相对应的激活函数的输出数据，其中，除法运算的输出是通过从存储器读取根据被除数数据和除数数据进行寻址的第二查找表的值而获得的。
-
公开(公告)号：CN103094302B
公开(公告)日：2018-05-08
申请号：CN201210421134.1
申请日：2012-10-29
Applicant: 三星电子株式会社
Inventor： 黄荣南
CPC classification number: H01L27/249 , H01L27/2454 , H01L45/04 , H01L45/06 , H01L45/144 , H01L45/146
Abstract: 本发明提供了用于存储单元阵列的具有三维选择结构的存储器件。该存储器件包括选择结构，该选择结构设置在公共导电区上并包括：间隔开的垂直半导体柱的阵列，电耦接到公共导电区；第一水平选择线，在公共导电区上方平行地延伸并包括面对垂直半导体柱的侧壁的侧壁表面；第二水平选择线，在第一水平选择线上方并与其交叉地平行延伸，且包括面对垂直半导体柱的侧壁表面的侧壁表面；以及至少一个电介质图案，插设在第一水平选择线与垂直半导体柱之间以及第二水平选择线与垂直半导体柱之间。该存储器件还包括存储单元阵列，该存储单元阵列设置在选择结构上并包括电耦接到垂直半导体柱的存储单元。
-
公开(公告)号：CN103094302A
公开(公告)日：2013-05-08
申请号：CN201210421134.1
申请日：2012-10-29
Applicant: 三星电子株式会社
Inventor： 黄荣南
CPC classification number: H01L27/249 , H01L27/2454 , H01L45/04 , H01L45/06 , H01L45/144 , H01L45/146
Abstract: 本发明提供了用于存储单元阵列的具有三维选择结构的存储器件。该存储器件包括选择结构，该选择结构设置在公共导电区上并包括：间隔开的垂直半导体柱的阵列，电耦接到公共导电区；第一水平选择线，在公共导电区上方平行地延伸并包括面对垂直半导体柱的侧壁的侧壁表面；第二水平选择线，在第一水平选择线上方并与其交叉地平行延伸，且包括面对垂直半导体柱的侧壁表面的侧壁表面；以及至少一个电介质图案，插设在第一水平选择线与垂直半导体柱之间以及第二水平选择线与垂直半导体柱之间。该存储器件还包括存储单元阵列，该存储单元阵列设置在选择结构上并包括电耦接到垂直半导体柱的存储单元。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.028 seconds)
