多芯片闪存器件及其复录方法

    公开(公告)号:CN101174461B

    公开(公告)日:2014-05-28

    申请号:CN200710159607.4

    申请日:2007-10-08

    CPC classification number: G06F12/0246 G06F11/1068 G06F2212/7203

    Abstract: 一种在具有第一存储芯片和第二存储芯片的多芯片闪存器件中复录数据的方法和设备。该方法可包括从存储芯片之一的第一源区域读取第一源数据;将第一源数据编程到在存储芯片之一中包括的目标区域中以及从不同于包括所述目标区域的存储芯片的其他存储芯片的第二源区域读取第二源数据。当编程第一源数据时可执行读取第二源数据。

    非易失性存储装置、存储系统和控制器操作方法

    公开(公告)号:CN103137203A

    公开(公告)日:2013-06-05

    申请号:CN201210472116.6

    申请日:2012-11-20

    Inventor: 金栒永 金世振

    CPC classification number: G11C7/10 G11C7/1063

    Abstract: 本发明公开了非易失性存储装置、存储系统和控制器操作方法。其中,存储系统的操作方法从非易失性存储装置向控制器提供了指示空闲状态或忙碌状态的就绪/忙碌信号。控制器产生下一条指令,但响应于就绪/忙碌信号和非易失性存储装置的多个平面中的目标平面的空闲或忙碌状态而将下一条指令传送给非易失性存储装置。

    存储设备和操作存储设备的方法
    4.
    发明公开

    公开(公告)号:CN116136742A

    公开(公告)日:2023-05-19

    申请号:CN202211092637.9

    申请日:2022-09-08

    Abstract: 一种存储设备包括非易失性存储器设备和存储控制器。非易失性存储器设备包括具有第一写入速度的第一存储器区域和具有不同于第一写入速度的第二写入速度的第二存储器区域。存储控制器包括内部缓冲器,并且在第一模式中优先将来自外部主机的数据存储在第一存储器区域中。存储控制器通过以下操作来控制数据迁移操作:通过多次执行读取操作‑传送操作以通过第一单元读取预先存储在第一存储器区域中的第二数据并将数据的第一单元传送到非易失性存储器设备的数据输入/输出(I/O)电路,以及通过将传送到数据I/O电路的第二数据存储在第二存储器区域中。

    包括算术电路的存储器器件和包括该器件的神经网络系统

    公开(公告)号:CN111199278A

    公开(公告)日:2020-05-26

    申请号:CN201911086263.8

    申请日:2019-11-08

    Abstract: 提供了包括算术电路的存储器器件和包括该器件的神经网络系统。所述存储器器件包括:存储体,包括被排列在存储器器件的多个字线和多个位线彼此交叉的区域中的多个存储单元;读出放大器,被配置为放大通过多个位线当中的所选位线而发送的信号;以及算术电路,被配置为从读出放大器接收第一操作数,从存储器器件外部接收第二操作数,并且基于在存储器器件中生成的内部算术控制信号,通过使用第一操作数和第二操作数来执行算术运算。

    包括算术电路的存储器器件和包括该器件的神经网络系统

    公开(公告)号:CN111199278B

    公开(公告)日:2024-12-20

    申请号:CN201911086263.8

    申请日:2019-11-08

    Abstract: 提供了包括算术电路的存储器器件和包括该器件的神经网络系统。所述存储器器件包括:存储体,包括被排列在存储器器件的多个字线和多个位线彼此交叉的区域中的多个存储单元;读出放大器,被配置为放大通过多个位线当中的所选位线而发送的信号;以及算术电路,被配置为从读出放大器接收第一操作数,从存储器器件外部接收第二操作数,并且基于在存储器器件中生成的内部算术控制信号,通过使用第一操作数和第二操作数来执行算术运算。

    非易失性存储装置、存储系统和控制器操作方法

    公开(公告)号:CN103137203B

    公开(公告)日:2018-01-30

    申请号:CN201210472116.6

    申请日:2012-11-20

    Inventor: 金栒永 金世振

    CPC classification number: G11C7/10 G11C7/1063

    Abstract: 本申请公开了非易失性存储装置、存储系统和控制器操作方法。其中,存储系统的操作方法从非易失性存储装置向控制器提供了指示空闲状态或忙碌状态的就绪/忙碌信号。控制器产生下一条指令,但响应于就绪/忙碌信号和非易失性存储装置的多个平面中的目标平面的空闲或忙碌状态而将下一条指令传送给非易失性存储装置。

    多芯片闪存器件及其复录方法

    公开(公告)号:CN101174461A

    公开(公告)日:2008-05-07

    申请号:CN200710159607.4

    申请日:2007-10-08

    CPC classification number: G06F12/0246 G06F11/1068 G06F2212/7203

    Abstract: 一种在具有第一存储芯片和第二存储芯片的多芯片闪存器件中复录数据的方法和设备。该方法可包括从存储芯片之一的第一源区域读取第一源数据;将第一源数据编程到在存储芯片之一中包括的目标区域中以及从不同于包括所述目标区域的存储芯片的其他存储芯片的第二源区域读取第二源数据。当编程第一源数据时可执行读取第二源数据。

Patent Agency Ranking