公开(公告)号：CN105975644A

公开(公告)日：2016-09-28

申请号：CN201510454318.1

申请日：2015-07-29

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  金东均 ,  梁在锡 ,  郑智荣 ,  金衷希 ,  金夏永 ,  朴晟根 ,  朴永国 ,  张铭洙 ,  金珍泰

IPC: G06F17/50

CPC classification number: G06F17/5072 ,  G03F1/36 ,  G03F1/70 ,  G06F17/5068 ,  G06F17/5081

Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。

公开(公告)号：CN105975644B

公开(公告)日：2021-06-11

申请号：CN201510454318.1

申请日：2015-07-29

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  金东均 ,  梁在锡 ,  郑智荣 ,  金衷希 ,  金夏永 ,  朴晟根 ,  朴永国 ,  张铭洙 ,  金珍泰

IPC: G06F30/392 ,  G06F30/398 ,  G06F30/394

Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。