公开(公告)号：CN119730251A

公开(公告)日：2025-03-28

申请号：CN202410554380.7

申请日：2024-05-07

Applicant: 三星电子株式会社

Inventor： 金俊会 ,  李吉镐 ,  权信 ,  赵贤雅

IPC: H10B61/00 ,  H10N50/10

Abstract: 一种半导体器件包括：衬底，该衬底包括单元区域和外围区域；第一下绝缘层，设置在单元区域上并延伸到外围区域上；第二下绝缘层，设置在单元区域上的第一下绝缘层上并延伸到外围区域上的第一下绝缘层上；数据存储图案，设置在单元区域上的第二下绝缘层上；单元绝缘层，设置在单元区域上的第二下绝缘层上并覆盖数据存储图案；以及外围绝缘层，设置在外围区域上的第二下绝缘层上并且包括与单元绝缘层不同的材料。外围区域上的第二下绝缘层的厚度小于单元区域上的第二下绝缘层的最大厚度。

公开(公告)号：CN118678868A

公开(公告)日：2024-09-20

申请号：CN202311363653.1

申请日：2023-10-20

Applicant: 三星电子株式会社

Inventor： 金容才 ,  金禹珍 ,  朴正熏 ,  申贤哲 ,  赵贤雅

IPC: H10N50/10 ,  H10N50/80 ,  H10B61/00

Abstract: 一种半导体装置包括：在衬底上的多个数据存储图案，多个数据存储图案在平行于衬底的上表面的第一方向上彼此间隔开；在多个数据存储图案上的第一上导线，第一上导线在第一方向上延伸并且连接到多个数据存储图案；在第一上导线上并且在第一方向上延伸的第二上导线；以及多个穿通接触件，其在第一上导线和第二上导线之间并且在第一方向上彼此间隔开。多个穿通接触件被布置为在第一方向上从多个数据存储图案偏移。