-
-
Patent Agency Ranking
公开(公告)号：CN118197383A
公开(公告)日：2024-06-14
申请号：CN202311697920.9
申请日：2023-12-11
Applicant: 三星电子株式会社
Abstract: 提供一种具有不对称页缓冲器阵列架构的存储器件。该存储器件包括：存储单元阵列，其中多个存储平面中的每一个存储平面包括在单元阵列结构中；以及行解码器阵列和页缓冲器阵列，包括在与单元阵列结构竖直地重叠的外围电路结构中。行解码器阵列掩埋在与单元阵列结构的字线阶梯区域竖直地重叠的区域、以及存储单元阵列的与字线阶梯区域相邻的部分区域中。在页缓冲器阵列中，存储单元阵列的其中掩埋有行解码器阵列的部分区域的位线连接到第一页缓冲器阵列，并且不包括在该部分区域中的位线连接到第二页缓冲器阵列。
-
公开(公告)号：CN117423373A
公开(公告)日：2024-01-19
申请号：CN202310414425.6
申请日：2023-04-18
Applicant: 三星电子株式会社
Abstract: 各种示例实施例提供了一种闪存器件，包括：单元串，具有多个存储单元；页缓冲器，连接到单元串和位线，并被配置为通过对与位线相连的读出节点进行预充电来读出存储在选自多个存储单元中的所选存储单元中的数据；以及电压调节器，向页缓冲器提供源电压。页缓冲器包括：锁存器，包括耦接在锁存器节点与反相锁存器节点之间的第一反相器和第二反相器；以及下拉NMOS晶体管，用于将所选存储单元的读出结果跳变到锁存器节点。电压调节器通过向下拉NMOS晶体管提供源电压来调节跳变电压。
-
公开(公告)号：CN119673251A
公开(公告)日：2025-03-21
申请号：CN202411249180.7
申请日：2024-09-06
Applicant: 三星电子株式会社
Abstract: 公开了块选择电路以及包括该块选择电路的闪存。闪存包括：存储块，连接到字线；地址解码器，选择字线中的一条或多条；第一传输晶体管，连接到地址解码器；第二传输晶体管，与第一传输晶体管串联连接，并且连接到字线之中的一条字线；第一驱动器电路，基于第一使能信号，控制第一传输晶体管的栅极电压；以及第二驱动器电路，基于第二使能信号，控制第二传输晶体管的栅极电压。基于存储块在擦除操作期间为未选择的存储块，第一驱动器电路控制第一传输晶体管处于浮置状态，第二驱动器电路控制提供给第二传输晶体管的栅极的电源电压。
-
公开(公告)号：CN117998858A
公开(公告)日：2024-05-07
申请号：CN202311172971.X
申请日：2023-09-12
Applicant: 三星电子株式会社
Abstract: 提供了一种制造半导体器件的方法。该方法包括：在第一晶片上形成第一结构；在第二晶片上形成第二结构，该第二晶片包括第二芯片区域和围绕第二芯片区域的第二划道区域；通过第一切片工艺在平面图中分离第二芯片区域中的在第二晶片的中央部分中的第一多个第二芯片区域；将第二芯片区域中的第一多个第二芯片区域与第一晶片接合；通过第二切片工艺在平面图中分离第二芯片区域中的在第二晶片的边缘部分中的第二多个第二芯片区域；将第二芯片区域中的第二多个第二芯片区域与第一晶片接合；以及通过第三切片工艺分离相接合的第一晶片和第二晶片。
-
公开(公告)号：CN117995819A
公开(公告)日：2024-05-07
申请号：CN202310769886.5
申请日：2023-06-27
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/26 , H01L21/66
Abstract: 一种半导体器件包括半导体管芯、检测结构、路径控制电路和检测电路。半导体管芯包括其中设置有半导体集成电路的中心区域和围绕中心区域的外部区域。检测结构设置在外部区域中。路径控制电路包括控制检测结构的电连接的多个开关。检测电路基于差分信号来确定半导体管芯中是否存在缺陷以及缺陷的位置。差分信号对应于经由路径控制电路分别在正向和反向上通过检测结构传播测试输入信号而获得的正向测试输出信号与反向测试输出信号之间的差。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
