公开(公告)号：CN104576546A

公开(公告)日：2015-04-29

申请号：CN201410566487.X

申请日：2014-10-22

Applicant: 三星电子株式会社

Inventor： 洪民基

IPC: H01L23/12 ,  H01L21/58

Abstract: 本发明提供了一种半导体封装件及其制造方法，在该半导体封装件中，单元阵列区和外围电路区分别形成为不同的半导体芯片。包括存储器单元的第一半导体芯片与仅包括由第一半导体芯片共用的外围电路的第二半导体芯片彼此电连接。因此，半导体封装件的负载电容可减小。结果，半导体封装件的RC延迟可减小，从而提高了半导体封装件的操作速度。

公开(公告)号：CN101740530A

公开(公告)日：2010-06-16

申请号：CN200910221124.1

申请日：2009-11-03

Applicant: 三星电子株式会社

Inventor： 申武燮 ,  金泰宪 ,  洪民基 ,  金信 ,  尹太成

IPC: H01L23/48 ,  H01L23/488 ,  H01L23/12 ,  H01L23/52 ,  H01L25/065

CPC classification number: H01L23/13 ,  H01L23/49816 ,  H01L24/28 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0657 ,  H01L2224/04042 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/16145 ,  H01L2224/29339 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/49109 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 本发明提供了一种集成电路基底，其包括：集成电路芯片，在其表面上具有多个导电焊盘；印刷电路板，安装到集成电路芯片。该印刷电路板包括交替布置的第一和第二导电键合手指。这些第一和第二导电键合手指分别以相对于多个导电焊盘不同的第一高度和第二高度升高。该印刷电路板还包括多个第一电绝缘基座，以相对于第二导电键合手指升高的高度支撑第一导电键合手指中相应的键合手指。还提供了多个第一和第二电互连件(如布线、梁式引线)。多个第一电互连件用于将多个导电焊盘中的第一导电焊盘电连接到第一导电键合手指中相应的键合手指。多个第二电互连件将多个导电焊盘中的第二导电焊盘电连接到第二导电键合手指中相应的键合手指。

公开(公告)号：CN112614820B

公开(公告)日：2025-01-21

申请号：CN202010824541.1

申请日：2020-08-17

Applicant: 三星电子株式会社

Inventor： 洪民基

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 公开了具有叠层封装(PoP)结构的半导体封装件，在叠层封装(PoP)结构中，分开形成信号区域和电力区域。半导体封装件包括下半导体封装件和下半导体封装件上的上半导体封装件。上半导体封装件包括：上封装衬底；存储器芯片，其位于上封装衬底上；导线，其将存储器芯片电连接到上封装衬底；电力连接器，其位于上半导体封装件上；信号连接器，其位于上封装衬底的底表面上；以及上封装模塑材料。

公开(公告)号：CN112614820A

公开(公告)日：2021-04-06

申请号：CN202010824541.1

申请日：2020-08-17

Applicant: 三星电子株式会社

Inventor： 洪民基

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 公开了具有叠层封装(PoP)结构的半导体封装件，在叠层封装(PoP)结构中，分开形成信号区域和电力区域。半导体封装件包括下半导体封装件和下半导体封装件上的上半导体封装件。上半导体封装件包括：上封装衬底；存储器芯片，其位于上封装衬底上；导线，其将存储器芯片电连接到上封装衬底；电力连接器，其位于上半导体封装件上；信号连接器，其位于上封装衬底的底表面上；以及上封装模塑材料。

公开(公告)号：CN104576546B

公开(公告)日：2020-03-13

申请号：CN201410566487.X

申请日：2014-10-22

Applicant: 三星电子株式会社

Inventor： 洪民基

IPC: H01L23/12 ,  H01L21/58

Abstract: 本发明提供了一种半导体封装件及其制造方法，在该半导体封装件中，单元阵列区和外围电路区分别形成为不同的半导体芯片。包括存储器单元的第一半导体芯片与仅包括由第一半导体芯片共用的外围电路的第二半导体芯片彼此电连接。因此，半导体封装件的负载电容可减小。结果，半导体封装件的RC延迟可减小，从而提高了半导体封装件的操作速度。

公开(公告)号：CN110534506A

公开(公告)日：2019-12-03

申请号：CN201910067600.2

申请日：2019-01-24

Applicant: 三星电子株式会社

Inventor： 洪民基 ,  李镕官

IPC: H01L25/065 ,  H01L25/18 ,  H01L23/31 ,  H01L21/56

Abstract: 半导体器件层叠封装件(PoP)包括：第一封装件；第二封装件；中介层；第一模塑层和第二模塑层。第一封装件包括第一衬底和第一衬底上的第一半导体芯片。第二封装件布置在第一封装件上，并包括第二衬底和第二衬底上的第二半导体芯片。中介层布置在第一封装件和第二封装件之间，并连接第一封装件和第二封装件。第一模塑层填充第一封装件和中介层之间的空间。第二模塑层覆盖中介层的上表面。