-
公开(公告)号：CN101079322B
公开(公告)日：2011-08-24
申请号：CN200710128838.9
申请日：2007-04-02
Applicant: 三星电子株式会社
CPC classification number: G11C29/44 , G11C11/5628 , G11C11/5642 , G11C16/04 , G11C16/0483 , G11C29/00 , G11C29/42 , G11C29/52 , G11C2029/0409 , G11C2211/5641 , G11C2211/5642
Abstract: 公开了一种非易失性存储装置、存储系统和读取方法。该存储装置包括：存储单元阵列，包括多个存储块，每个存储块具有用于存储N位的多个存储单元，其中N是大于1的整数；页缓冲器，构建为执行用于从存储单元阵列中读取数据并输出所读取的数据的读取操作；误差校正电路，构建为检测并校正存储块K中存储的读取数据中的误差，并生成相应的误差信息；以及控制电路，构建为响应于误差信息将存储块K的多个存储单元中存储的位数从N降低到J，其中J是小于N但是大于0的整数。
-
Patent Agency Ranking
公开(公告)号：CN100511678C
公开(公告)日：2009-07-08
申请号：CN200410104801.9
申请日：2004-12-23
Applicant: 三星电子株式会社
Inventor： 李宗洙
CPC classification number: H03K5/1565
Abstract: 公开了占空比校正电路，其具有增益调节电路，增益调节电路根据输入信号的频率从占空比校正电路的多个增益中选择一个增益。输出电路根据输入信号和从多个增益中选择的一个增益，输出占空比经过校正的输出信号。输入信号可以是输入时钟信号，而输出信号可以是经过校正的时钟信号。还提供了占空比校正方法。
-
公开(公告)号：CN1649151A
公开(公告)日：2005-08-03
申请号：CN200410104801.9
申请日：2004-12-23
Applicant: 三星电子株式会社
Inventor： 李宗洙
CPC classification number: H03K5/1565
Abstract: 公开了占空比校正电路，其具有增益调节电路，增益调节电路根据输入信号的频率从占空比校正电路的多个增益中选择一个增益。输出电路根据输入信号和从多个增益中选择的一个增益，输出占空比经过校正的输出信号。输入信号可以是输入时钟信号，而输出信号可以是经过校正的时钟信号。还提供了占空比校正方法。
-
公开(公告)号：CN1519934A
公开(公告)日：2004-08-11
申请号：CN200410001305.0
申请日：2004-01-06
Applicant: 三星电子株式会社
Inventor： 李宗洙
IPC: H01L27/00
CPC classification number: H03L7/0805 , H03L7/0814 , H03L7/089 , H03L7/095
Abstract: 一种DLL集成电路，包含至少一个延迟元件和控制电路，该至少一个延迟元件与内部时钟信号的产生相关联，该控制电路被构造成响应于第一时钟信号(CLK)对所述至少一个延迟元件的延迟进行周期性的调整。该控制电路还被构造成响应于检测CLK的过度抖动而阻塞对该至少一个延迟元件的延迟所进行的至少一个周期性的调整。该DLL可以被构造成响应于检测第一时钟信号(CLK)和根据内部时钟信号(ICLK)而产生的反馈时钟信号(FCLK)之间的过度相位差，而阻塞对内部时钟信号(ICLK)的相位所进行的至少一个周期性的调整。
-
公开(公告)号：CN100555630C
公开(公告)日：2009-10-28
申请号：CN200410001305.0
申请日：2004-01-06
Applicant: 三星电子株式会社
Inventor： 李宗洙
IPC: H01L27/00
CPC classification number: H03L7/0805 , H03L7/0814 , H03L7/089 , H03L7/095
Abstract: 一种DLL集成电路，包含至少一个延迟元件和控制电路，该至少一个延迟元件与内部时钟信号的产生相关联，该控制电路被构造成响应于第一时钟信号(CLK)对所述至少一个延迟元件的延迟进行周期性的调整。该控制电路还被构造成响应于检测CLK的过度抖动而阻塞对该至少一个延迟元件的延迟所进行的至少一个周期性的调整。该DLL可以被构造成响应于检测第一时钟信号(CLK)和根据内部时钟信号(ICLK)而产生的反馈时钟信号(FCLK)之间的过度相位差，而阻塞对内部时钟信号(ICLK)的相位所进行的至少一个周期性的调整。
-
公开(公告)号：CN101079322A
公开(公告)日：2007-11-28
申请号：CN200710128838.9
申请日：2007-04-02
Applicant: 三星电子株式会社
CPC classification number: G11C29/44 , G11C11/5628 , G11C11/5642 , G11C16/04 , G11C16/0483 , G11C29/00 , G11C29/42 , G11C29/52 , G11C2029/0409 , G11C2211/5641 , G11C2211/5642
Abstract: 公开了一种非易失性存储装置、存储系统和读取方法。该存储装置包括：存储单元阵列，包括多个存储块，每个存储块具有用于存储N位的多个存储单元，其中N是大于1的整数；页缓冲器，构建为执行用于从存储单元阵列中读取数据并输出所读取的数据的读取操作；误差校正电路，构建为检测并校正存储块K中存储的读取数据中的误差，并生成相应的误差信息；以及控制电路，构建为响应于误差信息降低从N到J的存储块K的多个存储单元中存储的位数，其中J是小于N但是大于0的整数。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
