公开(公告)号：CN116107497A

公开(公告)日：2023-05-12

申请号：CN202211399628.4

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 李范熙 ,  金优滥 ,  金眩奭 ,  朴起贤 ,  李受妍 ,  曹贤圭 ,  崔伸浩

IPC: G06F3/06 ,  G06F1/26

Abstract: 提供了一种包括主机和存储设备的存储器系统的操作方法，且该操作方法包括：将主机中包括的主机存储器的一部分分配用于要由存储设备的存储控制器使用的主机存储器缓冲区，对设置特征命令进行设置以使得启用主机存储器缓冲区，设置包括关于主机存储器缓冲区的响应速度的信息的保持命令，基于保持命令选择主机存储器缓冲区的操作模式，并且基于主机存储器缓冲区的操作模式的性能目标选择存储控制器支持的多个电源状态之一。

公开(公告)号：CN101814508B

公开(公告)日：2015-04-29

申请号：CN201010126199.4

申请日：2010-02-25

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  郑载勋 ,  金汉洙 ,  许星会 ,  张在焄 ,  李受妍

IPC: H01L27/115

CPC classification number: H01L27/0207 ,  H01L27/11565 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供一种具有选择晶体管的集成电路存储器器件。在该半导体存储器器件中，下选择栅控制第一沟道区和第二沟道区，所述第一沟道区限定在半导体衬底处，所述第二沟道区限定在半导体衬底上设置的有源图案的下部处。第一沟道区的第一阈值电压与第二沟道区的第二阈值电压不同。

公开(公告)号：CN101814508A

公开(公告)日：2010-08-25

申请号：CN201010126199.4

申请日：2010-02-25

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  郑载勋 ,  金汉洙 ,  许星会 ,  张在焄 ,  李受妍

IPC: H01L27/115

CPC classification number: H01L27/0207 ,  H01L27/11565 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供一种具有选择晶体管的集成电路存储器器件。在该半导体存储器器件中，下选择栅控制第一沟道区和第二沟道区，所述第一沟道区限定在半导体衬底处，所述第二沟道区限定在半导体衬底上设置的有源图案的下部处。第一沟道区的第一阈值电压与第二沟道区的第二阈值电压不同。