提供读取操作硬件加速的存储卡

    公开(公告)号:CN1869915B

    公开(公告)日:2011-04-06

    申请号:CN200610080375.9

    申请日:2006-05-16

    CPC classification number: G06F13/385

    Abstract: 一种存储卡,包含连接到非易失性存储模块的存储控制器。该存储控制器包含第一电路,适于利用在内部存储器中存储的程序,而将第一外部地址转换为第一内部地址。存储控制器还包含硬件加速器,适于根据第一内部与外部地址,而生成第二内部地址。

    非易失性存储器件和操作非易失性存储器件的方法

    公开(公告)号:CN116246679A

    公开(公告)日:2023-06-09

    申请号:CN202211264055.4

    申请日:2022-10-14

    Inventor: 李泫怡 朴钟烈

    Abstract: 非易失性存储器件包括存储单元阵列、地址解码器、泄漏检测器和控制电路。存储单元阵列包括对应于不同位线的多个存储阵列片(MAT)。泄漏检测器在地址解码器中的感测节点处共同耦接到多个MAT。控制电路在N‑多MAT模式下对选自这些MAT的M个MAT执行第一泄漏检测操作以确定M个MAT的至少一部分字线的泄漏,响应于基于第一泄漏检测操作的结果检测到M个MAT的至少一部分字线的泄漏,禁止M个MAT中的至少一个MAT,并且对M个MAT中除了被禁止的MAT之外的至少一个目标MAT执行第二泄漏检测操作。

    具有零写入恢复时间和无最大周期时间的刷新型存储器

    公开(公告)号:CN1331472A

    公开(公告)日:2002-01-16

    申请号:CN00132395.4

    申请日:2000-11-10

    CPC classification number: G11C11/40615 G11C11/406

    Abstract: 一种半导体存储装置及其操作方法。该存储装置使用刷新型存储单元。在读/写周期中,用零写入恢复时间完成刷新和连续读/写操作。在读/写周期变得很长上时,在读写周期期间执行多次刷新操作。因此该装置操作没有最大写周期时间限制。该方法利用外部写命令储存地址和数据到寄存器而不是存储单元阵列中。当外部写命令发数据存在的信号时,需要零写入恢复时间,而不管外部写需要多长时间完成。在外部写命令结束之后的一时间内,短脉动写操作把数据转移到存储单元阵列。

    提供读取操作硬件加速的存储卡

    公开(公告)号:CN1869915A

    公开(公告)日:2006-11-29

    申请号:CN200610080375.9

    申请日:2006-05-16

    CPC classification number: G06F13/385

    Abstract: 一种存储卡,包含连接到非易失性存储模块的存储控制器。该存储控制器包含第一电路,适于利用在内部存储器中存储的程序,而将第一外部地址转换为第一内部地址。存储控制器还包含硬件加速器,适于根据第一内部与外部地址,而生成第二内部地址。

    微波炉
    5.
    发明公开

    公开(公告)号:CN1459588A

    公开(公告)日:2003-12-03

    申请号:CN02129764.9

    申请日:2002-08-13

    Inventor: 朴钟烈

    CPC classification number: H05B6/6402

    Abstract: 本发明涉及一种具有改进型安装支架的微波炉,该安装支架用于将产生高频电磁波的磁电管与波导连结,其减少了磁电管连结到波导上的操作步骤,微波炉在安装支架处于固定状态时可以稳定地获得更有效地冷却磁电管的效果。该微波炉包括炉体;位于炉体中的内壳体,其中烹调室位于内壳体中,电子部件室位于邻接内壳体外部;固定于电子部件室中的安装支架,其包括:一个或者多个空匣和设置于靠近空匣用于防止安装支架发生弯曲变形的加强部分和固定于安装支架上的磁电管,其包括一个或者多个装入到安装支架空匣中的连结延伸部分。

    使用选择性自升压编程操作的存储器件和方法

    公开(公告)号:CN101123119B

    公开(公告)日:2014-07-30

    申请号:CN200710143793.2

    申请日:2007-08-06

    Inventor: 朴钟烈 黄相元

    CPC classification number: G11C8/08 G11C16/0483 G11C16/12

    Abstract: 在快闪存储器件中,响应于施加到所选字线上的编程电压,选择性地向串联连接的存储单元的串应用不同的自升压技术。例如,可以响应于施加到所选字线上的编程电压而选择性地应用非局部自升压和局部自升压。例如,在第二串联连接单元串的所选单元的步增脉冲编程ISPP期间,响应于所述编程电压而选择性地向第一串联连接单元串施加非局部自升压和局部自升压。

    使用选择性自升压编程操作的存储器件和方法

    公开(公告)号:CN101123119A

    公开(公告)日:2008-02-13

    申请号:CN200710143793.2

    申请日:2007-08-06

    Inventor: 朴钟烈 黄相元

    CPC classification number: G11C8/08 G11C16/0483 G11C16/12

    Abstract: 在快闪存储器件中,响应于施加到所选字线上的编程电压,选择性地向串联连接的存储单元的串应用不同的自升压技术。例如,可以响应于施加到所选字线上的编程电压而选择性地应用非局部自升压和局部自升压。例如,在第二串联连接单元串的所选单元的步增脉冲编程ISPP期间,响应于所述编程电压而选择性地向第一串联连接单元串施加非局部自升压和局部自升压。

    具有刷新型存储单元阵列的半导体存储装置及其操作方法

    公开(公告)号:CN1315132C

    公开(公告)日:2007-05-09

    申请号:CN00132395.4

    申请日:2000-11-10

    Abstract: 一种半导体存储装置及其操作方法。该存储装置使用刷新型存储单元。在读/写周期中,用零写入恢复时间完成刷新和连续读/写操作。在读/写周期变得很长上时,在读写周期期间执行多次刷新操作。因此该装置操作没有最大写周期时间限制。该方法利用外部写命令储存地址和数据到寄存器而不是存储单元阵列中。当外部写命令发数据存在的信号时,需要零写入恢复时间,而不管外部写需要多长时间完成。在外部写命令结束之后的一时间内,短脉动写操作把数据转移到存储单元阵列。

Patent Agency Ranking