公开(公告)号：CN118825020A

公开(公告)日：2024-10-22

申请号：CN202410452119.6

申请日：2024-04-16

Applicant: 三星电子株式会社

Inventor： 宋胜旼 ,  朴判济 ,  徐康一

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供了集成电路装置及其形成方法。集成电路装置可以包括：在衬底上的上晶体管结构，该上晶体管结构包括上沟道区和在上沟道区上的上栅电极；在衬底和上晶体管结构之间的下晶体管结构，下晶体管结构包括下沟道区和在下沟道区上的下栅电极；以及在下栅电极与上栅电极之间的栅极间接触。下栅电极可以通过栅极间接触电连接到上栅电极，并且栅极间接触的下表面的部分可以突出超过下栅电极的侧表面。

公开(公告)号：CN118553768A

公开(公告)日：2024-08-27

申请号：CN202410207179.1

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 宋胜旼 ,  朴判济 ,  徐康一

IPC: H01L29/41 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L21/822 ,  H01L21/8234

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：背侧接触插塞，形成在半导体器件的背面，在连接到背侧接触插塞的源极/漏极区下方，其中背侧接触插塞包括不与电路元件垂直重叠的第一部分。

公开(公告)号：CN118553762A

公开(公告)日：2024-08-27

申请号：CN202410207415.X

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 李载泓 ,  宋胜旼 ,  徐康一

IPC: H01L29/06 ,  H01L27/06

Abstract: 提供了一种半导体器件，包括：第一源极/漏极区域和第一背侧接触结构，第一背侧接触结构在第一源极/漏极区域正下方，连接到第一源极/漏极区域；第二源极/漏极区域和在第二源极/漏极区域正下方的第一占位体隔离结构；以及背侧隔离结构，在半导体器件的背侧上，围绕第一背侧接触结构和第一占位体隔离结构。

公开(公告)号：CN117637754A

公开(公告)日：2024-03-01

申请号：CN202311090886.9

申请日：2023-08-28

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  宋胜旼 ,  郑明勋 ,  朴金锡 ,  徐康一

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了包括集成绝缘体的集成电路器件及其形成方法。一种集成电路器件可以包括在基板上的上晶体管。上晶体管可以包括上沟道区。集成电路器件还可以包括在基板和上晶体管之间的下晶体管。下晶体管可以包括下沟道区。集成电路器件还可以包括在下沟道区和上沟道区之间的集成绝缘体。集成绝缘体可以包括外层和在外层中的内层，其中内层和外层包括不同的材料。

公开(公告)号：CN118825026A

公开(公告)日：2024-10-22

申请号：CN202410431502.3

申请日：2024-04-11

Applicant: 三星电子株式会社

Inventor： 宋胜旼 ,  李载泓 ,  徐康一

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8238 ,  H01L21/84

Abstract: 提供了集成电路器件及其形成方法。该集成电路器件包括：在基板上的上晶体管结构，上晶体管结构包括在第一水平方向上彼此间隔开的一对上源极/漏极区和在所述一对上源极/漏极区之间的上栅电极；在基板和上晶体管结构之间的下晶体管结构，下晶体管结构包括下栅电极；在下晶体管结构上的上绝缘层，其中，上栅电极在上绝缘层中；以及延伸穿过上绝缘层并接触下栅电极的下栅极接触，上栅电极在第二水平方向上的中心和下栅电极在第二水平方向上的中心在第二水平方向上彼此偏移，第二水平方向垂直于第一水平方向。

公开(公告)号：CN118053875A

公开(公告)日：2024-05-17

申请号：CN202311511787.3

申请日：2023-11-14

Applicant: 三星电子株式会社

Inventor： 梁明 ,  郑明勋 ,  宋胜旼 ,  尹承灿 ,  朴世廷 ,  徐康一

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件和制造其的方法。该3DSFET器件包括：在衬底上的第一源极/漏极区和在第一源极/漏极区上的第二源极/漏极区；以及在第一源极/漏极区上的第一源极/漏极接触结构和在第二源极/漏极区上的第二源极/漏极接触结构，其中第二源极/漏极区通过中间层结构与第一源极/漏极区隔离，以及其中间隔物在第一源极/漏极接触结构和第二源极/漏极接触结构之间形成在第二源极/漏极接触结构的侧壁的上部处。