-
公开(公告)号：CN106558307A
公开(公告)日：2017-04-05
申请号：CN201610817351.0
申请日：2016-09-12
Applicant: 三星电子株式会社
CPC classification number: G10L15/22 , G10L13/02 , G10L15/02 , G10L15/1815 , G10L15/1822 , G10L15/183 , G10L2015/221 , G10L2015/225 , G10L15/28
Abstract: 提供一种智能对话处理设备、方法和系统。所述智能对话处理设备包括：一个或多个处理器中的语音理解处理器，被配置为基于用户的个性化数据库(DB)使用用户的个人习语来执行对用户的说出的原始语音的理解；一个或多个处理器中的附加询问处理器，被配置为从原始语音提取未被语音理解处理器理解的选择的表达单元，并为用户提供与提取的表达单元关联的澄清询问以澄清提取的表达单元。
-
公开(公告)号：CN117595835A
公开(公告)日：2024-02-23
申请号：CN202310905682.X
申请日：2023-07-21
Applicant: 三星电子株式会社
IPC: H03K3/356 , G01R31/3185
Abstract: 一种触发电路可以包括选择电路、主锁存电路和从锁存电路。选择电路具有第一节点和第二节点，并且选择电路包括串联连接在电源端子和第一节点之间的第一P型晶体管、第二P型晶体管和第三P型晶体管；串联连接在电源端子和第一节点之间的第四P型晶体管和第五P型晶体管；串联连接在第一节点和电源接地端子之间的第一N型晶体管和第二N型晶体管；串联连接在第一节点和电源接地端子之间的第三N型晶体管和第四N型晶体管；和第一反相器。第一反相器具有连接到第一节点的第一反相器输入端子和连接到第二节点的第一反相器输出端子，其中第一反相器被配置为响应于时钟信号和/或第三节点的信号向第一反相器输出端子输出数据信号或扫描输入信号之一。
-
公开(公告)号：CN112751560A
公开(公告)日：2021-05-04
申请号：CN202010790558.X
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: H03K19/094
Abstract: 提供了时钟门控单元及集成电路。所述时钟门控单元可包括：第一2‑输入逻辑门，所述第一2‑输入逻辑门被配置为接收时钟输入和第一信号并且生成第二信号；反相器，所述反相器被配置为接收所述第二信号并生成时钟输出；以及3‑输入逻辑门，所述3‑输入逻辑门包括第二2‑输入逻辑门，所述3‑输入逻辑门被配置为生成所述第一信号。所述第一2‑输入逻辑门和所述第二2‑输入逻辑门通过交叉耦接形成置位复位(SR)锁存器，所述3‑输入逻辑门包括反馈晶体管，所述反馈晶体管被配置为独家接收所述第一2‑输入逻辑门的内部信号，并且所述反馈晶体管被所述内部信号的激活被配置为：通过防止第一节点的上拉或下拉来避免竞争状况，在所述第一节点处所述第一信号被生成。
-
公开(公告)号：CN118471948A
公开(公告)日：2024-08-09
申请号：CN202410156665.5
申请日：2024-02-04
Applicant: 三星电子株式会社
Inventor： 姜秉坤
IPC: H01L23/528 , H01L23/48 , H01L23/50
Abstract: 公开了集成电路。所述集成电路包括：基底和位于基底上的多个标准单元。所述多个标准单元中的标准单元包括背面布线图案和多条栅极线，背面布线图案布置在基底的下部上并且至少包括所述标准单元的内部连接节点，所述多条栅极线布置在基底的上部上并且沿着第一水平方向延伸。所述多条栅极线中的至少一条栅极线用作标准单元的输入引脚。
-
公开(公告)号：CN117895921A
公开(公告)日：2024-04-16
申请号：CN202311251047.0
申请日：2023-09-26
Applicant: 三星电子株式会社
Abstract: 一种低功耗触发器包括：主控部分，所述主控部分包括多路选择器和第一与或反相器(AOI)门电路、第二AOI门电路和第一反相器电路，并且被配置为：接收数据输入信号、扫描输入信号、扫描使能信号和反相扫描使能信号，并且输出第二内部信号和第三内部信号；从控部分，所述从控部分包括第三AOI门电路、第四AOI门电路和第二反相器电路，并且被配置为：接收所述第二内部信号和所述第三内部信号以生成输出信号；以及第三反相器电路，所述第三反相器电路被配置为生成所述反相扫描使能信号。包括在所述主控部分和所述从控部分中的所述第一AOI门电路至所述第四AOI门电路接收时钟信号。
-
Patent Agency Ranking
公开(公告)号：CN115580268A
公开(公告)日：2023-01-06
申请号：CN202210691210.4
申请日：2022-06-17
Applicant: 三星电子株式会社
Abstract: 一种触发器电路，包括：第一主锁存器电路，其根据具有第一逻辑电平的第一控制信号或具有第二逻辑电平的第二控制信号，将从外部设备接收的输入信号的反相信号发送到第一节点，并且将第一节点的信号的反相信号发送到第二节点；第一从锁存器电路，其根据具有第二逻辑电平的第一控制信号或具有第一逻辑电平的第二控制信号，将第二节点的信号的反相信号发送到第三节点；第一输出反相器，其通过将第三节点的信号反相来生成第一输出信号；以及第一控制信号生成电路，其基于时钟信号和第一节点的信号来生成第一控制信号和第二控制信号。
-
公开(公告)号：CN113539310A
公开(公告)日：2021-10-22
申请号：CN202110404413.6
申请日：2021-04-15
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C7/22 , G11C11/4063
Abstract: 一种主锁存电路，包括：串联连接的第一p型晶体管、第一n型晶体管和第二n型晶体管；连接到第一p型晶体管和第一n型晶体管的第一节点；以及NAND电路，被配置为接收第一节点的信号和时钟信号并输出的NAND运算的结果到第二节点，其中第一p型晶体管的栅极连接至第二节点。
-
公开(公告)号：CN112466870B
公开(公告)日：2025-02-07
申请号：CN202010644974.9
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H10D89/10 , H10B80/00 , H03K19/0944 , H03K19/0948 , H03K19/096
Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。
-
公开(公告)号：CN117742658A
公开(公告)日：2024-03-22
申请号：CN202311218434.4
申请日：2023-09-20
Applicant: 三星电子株式会社
Inventor： 姜秉坤
Abstract: 提供了压缩器电路和包括压缩器电路的半导体集成电路。所述半导体集成电路包括压缩器电路，压缩器电路包括：第一全加器电路，其接收第一信号(A1)、第二信号(B1)和第三信号(CI)以输出第四信号(SI)和第五信号(ICO)；以及第二全加器电路，其接收第六信号(B2)、中间和信号和第七信号(CI2)以输出第八信号(S)和第九信号(CO)。第一全加器电路和第二全加器电路中的每个为L形布图，第一全加器电路和第二全加器电路具有彼此点对称地衔接的弯曲部分，并且压缩器电路为矩形形状。第二全加器电路中的晶体管的数量小于第一全加器电路中的晶体管的数量。
-
公开(公告)号：CN118381499A
公开(公告)日：2024-07-23
申请号：CN202311368292.X
申请日：2023-10-20
Applicant: 三星电子株式会社
IPC: H03K19/20 , H03K19/096
Abstract: 提供一种时钟门控单元。时钟门控单元包括：反相器电路，被配置为通过使时钟信号反相来生成反相时钟信号；第一控制电路，被配置为接收反相时钟信号、使能信号和扫描使能信号，并在第一节点处输出第一内部信号；第二控制电路，被配置为接收第一内部信号、时钟信号、使能信号和扫描使能信号，并在第二节点处输出第二内部信号；以及输出驱动器，被配置为接收第二内部信号，并且将输出时钟信号输出到输出节点并将第三内部信号输出到第三节点。第一控制电路和第二控制电路被配置为在第三节点处接收第三内部信号。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.02 seconds)
