-
公开(公告)号：CN1112731C
公开(公告)日：2003-06-25
申请号：CN98107372.7
申请日：1998-04-27
Applicant: 三星电子株式会社
CPC classification number: H01L28/60
Abstract: 一种制造电容器的方法，其顶电极和底电极具有充分的掺杂程序并具有彼此几乎相同的掺杂浓度，电容器顶电极的上表面用CMP抛光，然后用与电容器底电极相同的掺杂工艺掺杂，使得在掺杂过程中防止除顶电极以外的其余部分受到掺杂物的影响，形成电容器底电极后进行热氧化作用，使电容器底电极的注入的杂质离子向其上表面分离析，从而，电容器底电极上表面部分的掺杂浓度变得高于它的其它部分的掺杂浓度。
-
公开(公告)号：CN1307709C
公开(公告)日：2007-03-28
申请号：CN03136796.8
申请日：2003-04-25
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L21/336 , H01L27/092 , H01L29/78
CPC classification number: H01L27/092 , H01L21/823842
Abstract: 本发明公开了一种具有硅锗栅极的半导体器件及其制作方法。该半导体器件为CMOS半导体器件。在该方法中，在半导体衬底上依次形成栅极绝缘层、作为籽晶层的导电电极层、硅锗电极层和非晶导电电极层。然后进行光刻工艺以去除NMOS区中的硅锗电极层，使得硅锗层仅在PMOS区中形成而不在NMOS区中形成。
-
公开(公告)号：CN1485926A
公开(公告)日：2004-03-31
申请号：CN03154953.5
申请日：2003-08-25
Applicant: 三星电子株式会社
CPC classification number: H01L27/11 , H01L21/84 , H01L27/1104 , H01L27/1203 , Y10S257/903
Abstract: 本发明提供一种SRAM，其能够减小电路占用的总面积，并且能够改善PMOS晶体管的迁移率和操作特性。该SRAM形成在具有第一、第二有源区的S0I衬底上。第一存取NMOS晶体管和由第一驱动NMOS晶体管及第一负载PMOS晶体管构成的第一反相器形成在SOI衬底的第一有源区上。第二存取NMOS晶体管和由第二驱动NMOS晶体管及第二负载PMOS晶体管构成的第二反相器形成在SOI衬底的第二有源区上。在每个有源区中，存取NMOS晶体管的漏(或源)、驱动NMOS晶体管的漏和负载PMOS晶体管的漏在一共用区域彼此连接。该SRAM形成在SOI衬底上，因而最终的芯片尺寸得以减小。
-
公开(公告)号：CN100517725C
公开(公告)日：2009-07-22
申请号：CN03154953.5
申请日：2003-08-25
Applicant: 三星电子株式会社
CPC classification number: H01L27/11 , H01L21/84 , H01L27/1104 , H01L27/1203 , Y10S257/903
Abstract: 本发明提供一种SRAM，其能够减小电路占用的总面积，并且能够改善PMOS晶体管的迁移率和操作特性。该SRAM形成在具有第一、第二有源区的SOI衬底上。第一存取NMOS晶体管和由第一驱动NMOS晶体管及第一负载PMOS晶体管构成的第一反相器形成在SOI衬底的第一有源区上。第二存取NMOS晶体管和由第二驱动NMOS晶体管及第二负载PMOS晶体管构成的第二反相器形成在SOI衬底的第二有源区上。在每个有源区中，存取NMOS晶体管的漏(或源)、驱动NMOS晶体管的漏和负载PMOS晶体管的漏在一共用区域彼此连接。该SRAM形成在SOI衬底上，因而最终的芯片尺寸得以减小。
-
Patent Agency Ranking
公开(公告)号：CN1992276A
公开(公告)日：2007-07-04
申请号：CN200610171225.9
申请日：2006-12-21
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/0847 , H01L21/823807 , H01L21/823814 , H01L21/823878 , H01L21/823892 , H01L27/0922 , H01L29/0692 , H01L29/1079 , H01L29/66659 , H01L29/7833 , H01L29/7835
Abstract: 本发明提供了一种不对称半导体装置及其制造方法，使用数目减少的工艺步骤在公共衬底上形成高电压和低电压晶体管，该方法包括：在由延伸到衬底中第一深度的隔离结构所分开的衬底上形成至少第一高电压晶体管阱和第一低电压晶体管阱，使用第一掩模和第一注入工艺同时在低电压晶体管阱的沟道区和高电压晶体管阱的漏区中注入第一导电类型的掺杂材料。
-
公开(公告)号：CN1453850A
公开(公告)日：2003-11-05
申请号：CN03136796.8
申请日：2003-04-25
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L21/336 , H01L27/092 , H01L29/78
CPC classification number: H01L27/092 , H01L21/823842
Abstract: 本发明公开了一种具有硅锗栅极的半导体器件及其制作方法。该半导体器件为CMOS半导体器件。在该方法中，在半导体衬底上依次形成栅极绝缘层、作为籽晶层的导电电极层、硅锗电极层和非晶导电电极层。然后进行光刻工艺以去除NMOS区中的硅锗电极层，使得硅锗层仅在PMOS区中形成而不在NMOS区中形成。
-
公开(公告)号：CN100474534C
公开(公告)日：2009-04-01
申请号：CN200310119705.7
申请日：2003-12-03
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/786
CPC classification number: H01L29/66628 , H01L29/665 , H01L29/66545 , H01L29/66621 , H01L29/7834
Abstract: 本发明公开了一种具有抬升的源极和漏极结构的金氧半晶体管及其制造方法，该晶体管包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。按此方式，可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底中的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。
-
公开(公告)号：CN1525542A
公开(公告)日：2004-09-01
申请号：CN200310119705.7
申请日：2003-12-03
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/786
CPC classification number: H01L29/66628 , H01L29/665 , H01L29/66545 , H01L29/66621 , H01L29/7834
Abstract: 本发明公开了一种具有抬升的源极和漏极结构的金氧半晶体管及其制造方法，该晶体管包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。按此方式，可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底中的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。
-
公开(公告)号：CN1198590A
公开(公告)日：1998-11-11
申请号：CN98107372.7
申请日：1998-04-27
Applicant: 三星电子株式会社
CPC classification number: H01L28/60
Abstract: 一种制造电容器的方法,其顶电极和底电极具有充分的掺杂程序并具有彼此几乎相同的掺杂浓度,电容器顶电极的上表面用CMP抛光,然后用与电容器底电极相同的掺杂工艺掺杂,使得在掺杂过程中防止除顶电极以外的其余部分受到掺杂物的影响,形成电容器底电极后进行热氧化作用,使电容器底电极的注入的杂质离子向其上表面分离析,从而,电容器底电极上表面部分的掺杂浓度变得高于它的其它部分的掺杂浓度。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
