一种异质芯片封装方法和结构

    公开(公告)号:CN118983273A

    公开(公告)日:2024-11-19

    申请号:CN202411047827.8

    申请日:2024-07-31

    发明人: 陶玉娟 朱秋昀

    摘要: 本公开的实施例提供一种异质芯片封装方法和结构。方法包括:提供带凹槽的基板、载板、硅桥、预先封装的芯片单元和异质芯片;其中,异质芯片包括第一芯片和第二芯片;将带凹槽的基板固定设置于载板,并将硅桥设置于基板的凹槽内;将第一芯片和第二芯片的正面设置于基板和硅桥,使第一芯片和第二芯片固定于基板并通过硅桥相互电连接;在基板的凹槽内填充底填胶,在基板上形成塑封层,并在塑封层中分别形成与基板和硅桥电连接的塑封通孔,再在塑封层背离基板的一面形成重布线层;将芯片单元堆叠设置于重布线层,使芯片单元通过塑封通孔与基板以及异质芯片相互电连接。本公开的实施例达成了全方位的高效数据流通,保持了对位精度和稳定性。

    一种堆叠芯片封装方法

    公开(公告)号:CN118969725A

    公开(公告)日:2024-11-15

    申请号:CN202411044593.1

    申请日:2024-07-31

    IPC分类号: H01L21/768 H10B80/00

    摘要: 本公开实施例提供一种堆叠芯片封装方法,包括:提供临时载板和多个芯片,形成包裹芯片的第一塑封体以形成第一芯片单元;在临时载板上形成第一导电凸柱并在其上形成延长柱;将芯片固定于临时载板并在临时载板上形成第二塑封体;去除延长柱以形成盲孔并在盲孔内形成第二导电凸柱,第二导电凸柱与第一导电凸柱相连以形成塑封通孔;在第二塑封体背离临时载板的表面形成与塑封通孔电连接的重布线层,以形成第二芯片单元;去除临时载板,将多个第二芯片单元依次堆叠设置于基板,并将第一芯片单元堆叠至最上层第二芯片单元,通过塑封通孔实现各芯片单元间垂直互连。该方法可提升芯片封装结构存储容量,降低对位精度要求,减少堆叠层数,提高结构稳定性。

    多芯片封装方法
    3.
    发明授权

    公开(公告)号:CN112490184B

    公开(公告)日:2024-07-05

    申请号:CN202011344876.X

    申请日:2020-11-25

    发明人: 李骏 戴颖 黄金鑫

    IPC分类号: H01L21/768 H01L21/48

    摘要: 本申请提供了一种多芯片封装方法,包括:提供第一圆片,第一圆片设有若干矩阵排列的主芯片,第一圆片包括相背设置的正面和背面,主芯片的正面即第一圆片的正面,主芯片的背面即第一圆片的背面,主芯片的正面设置有多个第一焊盘;在第一圆片的正面设置具有多个开口的间隔件,其中,每个开口位置处对应设置有来自于相邻主芯片的相邻多个第一焊盘;在每个开口位置处设置桥接芯片,桥接芯片与开口内的多个第一焊盘电连接;切割第一圆片,以获得多个封装体,其中封装体中包含电连接的至少两个主芯片和至少一个桥接芯片。通过上述方式,本申请能够解决芯片重布过程中所存在的对位问题,降低对位所需的器件成本。

    多芯片封装方法
    4.
    发明授权

    公开(公告)号:CN112490186B

    公开(公告)日:2024-06-14

    申请号:CN202011344897.1

    申请日:2020-11-25

    发明人: 戴颖 李骏 黄金鑫

    IPC分类号: H01L21/768

    摘要: 本申请提供了一种多芯片封装方法,包括:提供第一圆片,第一圆片设有若干矩阵排列的主芯片,第一圆片包括相背设置的正面和背面,主芯片的正面即第一圆片的正面,主芯片的背面即第一圆片的背面,主芯片的正面设置有多个第一焊盘;在每个第一焊盘位置处形成电连接件;在部分相邻的电连接件上设置桥接芯片,其中相邻的电连接件分别位于相邻的两个主芯片上,以使得相邻的两个主芯片通过桥接芯片电连接;切割第一圆片,以获得多个封装体,其中封装体中包含电连接的至少两个主芯片和至少一个桥接芯片。通过上述方式,本申请能够解决芯片重布过程中所存在的对位问题,降低对位所需的器件成本。

    晶圆划片刀形变检测方法及检测系统

    公开(公告)号:CN118129596A

    公开(公告)日:2024-06-04

    申请号:CN202410282023.X

    申请日:2024-03-12

    IPC分类号: G01B7/16

    摘要: 本公开实施例提供一种晶圆划片刀形变检测方法及检测系统,划片刀具有划片刀主轴,所述方法包括:获取划片刀主轴的实际电流值;将实际电流值与预设电流阈值进行对比,判定划片刀的形变状态;其中,预设电流阈值至少包括预设电流上限阈值和预设空载电流阈值。通过将划片刀主轴的实际电流值与预设电流阈值进行对比,可以在刀片受损刀刃没有击穿不透光的特殊异常状态下,仍可以检测到刀片变形状况,避免了因刀片变形而继续作业导致产品报废的风险,提高了产品良率,弥补传统光学检测无法检测刀片形变的问题。

    一种卷绕装置及编带设备

    公开(公告)号:CN114890244B

    公开(公告)日:2024-05-14

    申请号:CN202210520879.7

    申请日:2022-05-12

    发明人: 浦海锋

    摘要: 本申请公开了一种卷绕装置及编带设备。该卷绕装置包括:第一驱动件、转轴、信号采集器和止停组件,第一驱动件连接转轴并用于带动转轴转动,转轴用于连接卷盘,并带动卷盘转动;信号采集装置用于在卷盘满卷后获取卷盘的满卷信号;止停组件位于转轴的一侧,止停组件并连接信号采集器,止停组件用于在信号采集器接收到满卷信号后,抵接于转轴上,以对转轴进行止停。本申请的卷绕装置能够在卷盘满卷后通过止停组件及时刹住转轴,达到制动效果,防止卷盘反转,造成卷盘上缠绕的产品拖地的现象发生。

    扇出型堆叠芯片封装方法及封装结构

    公开(公告)号:CN117711961A

    公开(公告)日:2024-03-15

    申请号:CN202311697824.4

    申请日:2023-12-11

    发明人: 杜茂华

    摘要: 本公开实施例提供一种扇出型堆叠芯片封装方法及封装结构,该方法包括:依次将多个芯片错位堆叠固定于临时载板,各芯片的非功能面朝向临时载板;将过渡垫片固定于背离临时载板最远端的芯片;将过渡垫片通过打线键合与各芯片的功能面电连接,通过打线形成包括靠近芯片的竖直段和靠近过渡垫片的弧形段的键合线;形成包裹多个芯片、过渡垫片和键合线的塑封层;将塑封层背离临时载板的一侧进行减薄,以去除过渡垫片并露出键合线的竖直段;去除临时载板,并在减薄后的塑封层上形成重布线层,重布线层与露出的键合线的竖直段电连接。通过过渡垫片,可以再塑封时有效控制键合线线弧偏移,提高对位精度,提升良率,为超薄扇出型堆叠封装结构提供解决方案。

    一种半导体封装结构的制备方法
    8.
    发明公开

    公开(公告)号:CN117542740A

    公开(公告)日:2024-02-09

    申请号:CN202311404171.6

    申请日:2023-10-26

    发明人: 杜茂华

    IPC分类号: H01L21/48 H01L21/60

    摘要: 本申请提供一种半导体封装结构的制备方法,其包括:提供金属基板和芯片,金属基板上具有连接部,芯片的功能面上有焊盘;将芯片与金属基板贴装,芯片的功能面朝向金属基板,芯片的焊盘通过连接部与金属基板连接;形成封装结构,封装结构覆盖芯片的背面、侧面,以及功能面与所述金属基板之间的间隙,芯片的背面是与芯片的功能面相背的一面;图形化金属基板,得到引线框架,引线框架包括基岛,芯片在引线框架上的正投影覆盖基岛。该方法易于实现,同时应用该方法制备的半导体封装结构可以满足大功率器件的使用需求。

    功率模块封装方法及功率模块

    公开(公告)号:CN117198900B

    公开(公告)日:2024-01-26

    申请号:CN202311474847.9

    申请日:2023-11-07

    发明人: 陶玉娟 李骏

    摘要: 本公开实施例提供一种功率模块封装方法及功率模块,该方法包括:将芯片贴装于电路板;将电路板固定于引线框架;将引脚的第一端固定于电路板并与芯片电连接;将盖板从引脚的第二端穿过并固定,使得盖板与电路板之间形成容置空间,盖板设置有贯穿其厚度的注塑通孔;通过注塑通孔向容置空间注塑塑封料,形成位于容置空间的第一塑封体和位于注塑通孔的第二塑封体,第一塑封体包裹电路板、芯片和引脚;将引线框架与电路板分离,形成所述功率模块。通过注塑通孔向容置空间进行注塑,实现顶部注塑塑封,注塑效果好,密封性强;位于注塑通孔的第二塑封体,增加了整个塑封体与盖板的结合力,防止整个塑封体与盖板出现分层,进一步增加了功率模块的可靠性。

    扇出型芯片封装方法及封装结构
    10.
    发明公开

    公开(公告)号:CN117352401A

    公开(公告)日:2024-01-05

    申请号:CN202311474688.2

    申请日:2023-11-07

    发明人: 田学春 王奎

    IPC分类号: H01L21/56 H01L23/31

    摘要: 本公开实施例提供一种扇出型芯片封装方法及封装结构,该方法包括:提供基板和芯片,芯片设置有焊球,基板对应芯片处具有预设贴装位置;在预设贴装位置的边缘区域形成粘结胶层,粘结胶层具有热固性;将芯片贴装于预设贴装位置;将完成贴装的芯片加热至预设温度,使焊球熔融并使粘结胶层固化,预设温度高于焊球的熔融温度;将完成贴装的芯片进行降温冷却,使芯片分别通过焊球和粘结胶层固定于基板。由于粘结胶层具有热固性,对芯片加热至预设温度时,使焊球熔融并且使粘结胶层固化,固化后的粘结胶层使芯片的边缘区域无法拉伸,这样芯片冷却中不会发生翘曲,很好得保护焊球不受应力影响而断裂,防止焊球电性焊接点虚焊或桥接,提高芯片的良率。