一种用于IC测试的垂直导电胶制作方法及系统

    公开(公告)号:CN118942796A

    公开(公告)日:2024-11-12

    申请号:CN202411004572.7

    申请日:2024-07-25

    发明人: 刘辉 王东 邬松

    摘要: 本发明提出了一种用于IC测试的垂直导电胶制作方法及系统。所述垂直导电胶制作方法包括:根据任务需求信息制作丝印模板,其中,所述丝印模板包括1号丝印模板和2号丝印模板;在操作基台上铺设基础胶膜;完成基础胶膜铺设的操作基台上装配1号丝印模板及其对应的导电胶层和隔离胶膜;在1号丝印模板及其对应的隔离胶膜上装配2号丝印模板及其对应的导电胶层和隔离胶膜;重复步骤直至达到任务需求信息中要求的预定厚度,形成符合预定厚度的垂直导电胶层;对符合预定厚度的垂直导电胶层进行切割和胶面抛光。所述垂直导电胶制作方法对应的垂直导电胶系统,所述垂直导电胶系统包括基础胶膜、1号丝印模板组和2号丝印模板组。

    一种用于IC测试的垂直导电胶制作方法

    公开(公告)号:CN118146725A

    公开(公告)日:2024-06-07

    申请号:CN202410539776.4

    申请日:2024-04-30

    发明人: 王东 刘辉 徐朋

    IPC分类号: C09J5/00 C09J9/02 H01L21/66

    摘要: 本发明提出了一种用于IC测试的垂直导电胶制作方法,所述垂直导电胶制作方法包括:在承胶基台上浇筑基层胶;在间隔在两承线基台之间进行布线,形成金属线平面;在完成布线后启动橡胶上下热压头进行二次注胶;二次注胶完成后,利用硅橡胶压头对二次注胶的胶面进行压平;利用切割上下刀进行切割成型,形成嵌有金属线的橡胶片;将加工成的嵌有金属丝的橡胶片采用粘接胶相互堆叠成型。本发明提出的方案大大节省了生产成本,同时有效提高了制备过程的可靠性和灵活性。

    一种金属丝垂直导电胶ACS测试设备及其使用方法

    公开(公告)号:CN117554779B

    公开(公告)日:2024-06-07

    申请号:CN202311506663.6

    申请日:2023-11-14

    发明人: 邬松 周艳萍 李楠

    IPC分类号: G01R31/28 G01R1/04

    摘要: 本发明公开了一种金属丝垂直导电胶ACS测试设备及其使用方法,涉及导电胶测试技术领域,包括电路板,所述电路板顶端固定安装有安装基板,所述安装基板顶端两侧分别固定安装有承载框,调节组件,所述调节组件活动连接在左侧承载框的内腔前侧上,所述调节组件包括转动轴一,所述转动轴一活动连接在左侧承载框的内腔前侧上。本发明通过设置的调节组件,能间歇通过驱动转动轴二进而使得摩擦滚轮一带动导电胶进给固定的距离,进而保证在进行芯片测试时芯片测试位和工作位处于正对状态,避免出现因芯片测试位与工作位未正对导致芯片测试结果不准确的情况,使得后续还需要花费时间进行再一次的测试,增加了工作强度和工作时间。

    一种金属丝垂直导电胶ACS高精测试座

    公开(公告)号:CN116973605B

    公开(公告)日:2024-04-30

    申请号:CN202311077792.8

    申请日:2023-08-25

    发明人: 邬松 王东 李楠

    IPC分类号: G01R1/04

    摘要: 本发明公开了一种金属丝垂直导电胶ACS高精测试座,涉及测试座技术领域,包括底座,所述底座下端设有待测板,测试公板,所述测试公板通过连接组件活动安装在底座顶端,导电组件,所述导电组件包括矩形空腔、外限制框、内限制框和导电胶ACS,所述底座顶端开设有矩形空腔,所述矩形空腔内部通过嵌合活动安装有外限制框,所述内限制框通过嵌合活动安装在外限制框内部。本发明使用可靠性高、耐压缩且弹性佳的导电胶ACS,克服了现有技术中需要使用探针所带来的缺陷,使用方便,使用寿命长,稳定性好,保证下压接触性能良好,由于该测试座长期挤压,测试公板和底座内部的结构易发生变形,所以导电组件分成几部分可拆卸结构,方便更换。

    一种应用于大数量级引脚的芯片测试座及制造方法

    公开(公告)号:CN117092491B

    公开(公告)日:2024-04-05

    申请号:CN202311345759.9

    申请日:2023-10-18

    发明人: 邬松 李楠 周艳萍

    摘要: 本发明提供的一种应用于大数量级引脚的芯片测试座及制造方法,应用于大数量级引脚的芯片测试座包括测试座主体、探针组件以及下压组件,测试座主体包括测试座主体框架以及芯片限位板,所述测试座主体框架上设有通槽,所述芯片限位板设于所述通槽内,且所述芯片限位板上设有适于放置待测芯片的限位型腔;探针组件设于所述通槽内,且所述探针组件中探针一端适于与待测芯片电连接,所述探针组件中探针另一端适于与印制电路板电连接;下压组件,与所述测试座主体连接,且所述下压组件设于所述待测芯片一侧,所述下压组件被配置为向所述待测芯片施加压力,以挤压所述待测芯片与所述探针组件中探针紧密接触。

    一种金属丝垂直导电胶ACS测试设备及其使用方法

    公开(公告)号:CN117554779A

    公开(公告)日:2024-02-13

    申请号:CN202311506663.6

    申请日:2023-11-14

    发明人: 邬松 周艳萍 李楠

    IPC分类号: G01R31/28 G01R1/04

    摘要: 本发明公开了一种金属丝垂直导电胶ACS测试设备及其使用方法,涉及导电胶测试技术领域,包括电路板,所述电路板顶端固定安装有安装基板,所述安装基板顶端两侧分别固定安装有承载框,调节组件,所述调节组件活动连接在左侧承载框的内腔前侧上,所述调节组件包括转动轴一,所述转动轴一活动连接在左侧承载框的内腔前侧上。本发明通过设置的调节组件,能间歇通过驱动转动轴二进而使得摩擦滚轮一带动导电胶进给固定的距离,进而保证在进行芯片测试时芯片测试位和工作位处于正对状态,避免出现因芯片测试位与工作位未正对导致芯片测试结果不准确的情况,使得后续还需要花费时间进行再一次的测试,增加了工作强度和工作时间。

    一种注塞式导电胶测试模组

    公开(公告)号:CN117368545A

    公开(公告)日:2024-01-09

    申请号:CN202311651043.1

    申请日:2023-12-05

    IPC分类号: G01R1/04 G01R1/073

    摘要: 本发明提供一种注塞式导电胶测试模组,包括上盖组件、主体件、探针组件以及胶体,主体件与所述上盖组件连接,所述主体件上适于放置待测芯片;探针组件设于所述主体件一侧,所述探针组件适于与所述待测芯片电连接;胶体内设有若干导电件,所述胶体设于所述探针组件一侧,且所述导电件一端与所述探针组件电连接,所述导电件另一端适于与测试电路板电连接,通过设置主体件、探针组件以及胶体,主体件上适于放置待测芯片,探针组件设于所述主体件一侧,所述探针组件适于与所述待测芯片电连接,胶体内设有若干导电件,且导电件连接在探针组件与测试电路板之间,设置探针组件以及胶体连通待测芯片以及测试电路板,结构简单,制造方便,成本较低。

    一种探针与垂直导电胶组合测试设备及其使用方法

    公开(公告)号:CN117288991A

    公开(公告)日:2023-12-26

    申请号:CN202311303101.1

    申请日:2023-10-10

    发明人: 邬松 刘辉 刁章宇

    IPC分类号: G01R1/04 G01R1/067 G01R31/28

    摘要: 本发明公开了一种探针与垂直导电胶组合测试设备及其使用方法,涉及芯片测试技术领域,包括连接壳体,所述连接壳体的前、后侧中间均开设有安装孔,升降固定结构,所述升降固定结构包括支撑板和支撑滑杆,所述支撑板共有两块且通过螺栓固定安装在连接壳体的内部中间。本发明通过设计安装了探针测试结构与导电胶测试结构,通过探针测试结构与导电胶测试结构中设置芯片升降放置的方式,使得芯片可以被轻松地取下,方便更换测试芯片,通过将两种测试方式组合在一个设备上,使得芯片测试方式的选择更具灵活性,避免了仅使用探针测试导致探针易受磨损,避免了仅使用垂直导电胶测试大功率芯片导致垂直导电胶易受温度影响,提高了测试效率。

    一种导电颗粒垂直导电胶PCR测试设备及其使用方法

    公开(公告)号:CN117110842A

    公开(公告)日:2023-11-24

    申请号:CN202311185146.3

    申请日:2023-09-14

    发明人: 刘辉 邬松 金盟皓

    IPC分类号: G01R31/28 G01R1/04

    摘要: 本发明公开了一种导电颗粒垂直导电胶PCR测试设备及其使用方法,涉及芯片测试技术领域,包括两个支撑板,固定板,四个所述固定板通过螺栓在两个支撑板之间顶端与底端,固定机构,两个所述固定机构通过螺栓在上侧的支撑板顶端后侧,所述固定机构包括第一移动杆,上侧所述支撑板顶端后侧均开设有第一活动孔,所述第一移动杆底端穿过第一活动孔。本发明通过滑动机构实现将安装底板和垂直导电胶PCR板从支撑板取出,滑动机构使得安装底板和垂直导电胶PCR板可以轻松地从支撑板上滑到边缘,从而方便对设备进行日常维护、保养和使用。

    一种应用于大数量级引脚的芯片测试座及制造方法

    公开(公告)号:CN117092491A

    公开(公告)日:2023-11-21

    申请号:CN202311345759.9

    申请日:2023-10-18

    发明人: 邬松 李楠 周艳萍

    摘要: 本发明提供的一种应用于大数量级引脚的芯片测试座及制造方法,应用于大数量级引脚的芯片测试座包括测试座主体、探针组件以及下压组件,测试座主体包括测试座主体框架以及芯片限位板,所述测试座主体框架上设有通槽,所述芯片限位板设于所述通槽内,且所述芯片限位板上设有适于放置待测芯片的限位型腔;探针组件设于所述通槽内,且所述探针组件中探针一端适于与待测芯片电连接,所述探针组件中探针另一端适于与印制电路板电连接;下压组件,与所述测试座主体连接,且所述下压组件设于所述待测芯片一侧,所述下压组件被配置为向所述待测芯片施加压力,以挤压所述待测芯片与所述探针组件中探针紧密接触。