-
公开(公告)号：CN112486248B
公开(公告)日：2024-08-16
申请号：CN202011310514.9
申请日：2020-11-20
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司 , 芯原微电子(南京)有限公司
发明人： 丁群
IPC分类号： G06F1/12 , G06F15/163
摘要： 本发明的基于多FPGA互联的收发信号恢复方法、系统及终端，应用多FPGA多SelectIO互联的系统，所述方法包括：收发双方FPGA均使用由本地DUT clk以及派生出的Strobe信号，采用固定封包结构进行收发信号管理。解决了大型同步RTL逻辑无法在多个FPGA中进行实现的问题。本发明采用FPGA的SelectIO作为底层串并转换基础，基于多个FPGA内DUT clk的产生方法(另外专利申请中)，在每个FPGA内部以验证逻辑实际运行DUT clk上升沿做Strobe信号，采用固定的封包结构，完成RTL分割后的大量跨芯片signal从一个FPGA传输到另外一个FPGA的实现。本专利方法可对大型同步逻辑RTL，在任意block边界分割到多个FPGA上的实现，保证原有设计RTL的clk cycle级的真实吞吐效率。并且FPGA还有相当快的运行速度。
-
公开(公告)号：CN111724295B
公开(公告)日：2024-05-14
申请号：CN201910201186.X
申请日：2019-03-18
申请人： 芯原微电子(成都)有限公司 , 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
发明人： 李永亮
摘要： 本发明提供一种外部存储器的协同访问方法及系统、协同访问架构，包括预先存储图像处理设备的读写操作的访问地址对应的图像压缩配置信息和图像解压配置信息；根据图像处理设备的写操作的访问地址和所述图像压缩配置信息，将图像数据进行压缩并将得到的压缩数据存储至外部存储器；根据所述图像处理设备的读操作的访问地址和所述图像解压配置信息，将所述压缩数据进行解压并将得到的解压数据发送至所述图像处理设备。本发明的外部存储器的协同访问方法及系统、协同访问架构基于协同访问架构对图像数据进行压缩处理后再存储至外部存储器，对压缩数据进行解压后再返回至图像处理设备，从而降低对外部存储器的空间需求，提升了整体系统性能。
-
公开(公告)号：CN111192351B
公开(公告)日：2023-06-02
申请号：CN201811354719.X
申请日：2018-11-14
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
摘要： 本发明提供一种边缘抗锯齿的图形处理方法、系统、存储介质及装置，包括以下步骤：对像素进行水平和垂直二倍的采样处理，并进行光栅化，获得四个采样点，判断所述四个采样点是否被三角形全覆盖；对像素进行深度值测试，判断像素的四个采样点是否被三角形全覆盖；对像素进行最终颜色处理，判断所述四个采样点是否被三角形全覆盖，若被三角形全覆盖则将像素中心点位置的颜色复制到所述四个采样点，若未被三角形全覆盖则对所述像素的四个采样点进行颜色混合。本发明的一种边缘抗锯齿的图形处理方法、系统、存储介质及装置，节省了图形处理读取外部存储数据的带宽，大部分像素只需一次深度值的计算和测试及颜色等属性的处理，大大减少了需要处理的数据量。
-
公开(公告)号：CN111817811B
公开(公告)日：2022-10-11
申请号：CN202010573173.8
申请日：2020-06-22
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
发明人： 李帅
摘要： 本发明提供一种TWS耳机音频同步播放方法及系统、TWS耳机，所述TWS耳机包括主耳机和从耳机；所述主耳机和所述从耳机均包含有第一定时器、第二定时器、音频DAC和音频播放锁相环；所述主耳机的第一定时器和所述第二定时器分别用于采集主耳机音频实时播放位置和公共蓝牙时钟；所述从耳机的第一定时器和所述第二定时器分别用于采集从耳机音频实时播放位置和本地蓝牙时钟；所述从耳机对音频DAC中的音频数据和所述从耳机的第一定时器和音频播放锁相环进行校正实现所述主耳机和所述从耳机之间的同步。本发明的TWS耳机音频同步播放方法及系统、TWS耳机通过对主从耳机的定时器和锁相环进行调整，实现TWS耳机的音频精准同步播放，极大地提升了用户体验。
-
公开(公告)号：CN110213650B
公开(公告)日：2022-02-15
申请号：CN201910413953.3
申请日：2019-05-17
申请人： 芯原微电子(成都)有限公司 , 芯原微电子(上海)股份有限公司 , 芯原微电子(北京)有限公司 , 芯原控股有限公司
IPC分类号： H04N21/44 , H04N21/433 , H04N21/426 , H04N21/81
摘要： 本发明涉及一种软件快速搜索视频码流中同步字的方法及装置，所述方法包括如下步骤：步骤1，接收并缓存视频流；步骤2，当输入buffer中缓存的视频帧的数目大于等于两帧时，开始依次搜索每一帧的同步字，其中搜索步长大于1；步骤3，当成功搜索到一帧的同步字之后，则把该同步字的起始地址写入所述硬件解码器码流地址寄存器，然后启动硬件解码器，并进行解码；解码之后的YUV图像写入输出buffer，同时更新硬件解码器码流地址寄存器，软件读取硬件解码器码流地址寄存器，并以读取到的地址为起始地址，返回步骤2搜索下一帧的同步字。本发明，克服了传统逐字节搜索方法软件开销大的缺点，同时成本较低，不影响现有硬件解码器的工作方式。
-
-
公开(公告)号：CN110794910B
公开(公告)日：2021-08-13
申请号：CN201911113895.9
申请日：2019-11-14
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
IPC分类号： G05F1/56
摘要： 本发明提供一种低压差稳压电路及其方法，所述电路包括：偏置电压产生电路，用于产生偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；稳压环路输出电路，连接于偏置电压产生电路，用于根据偏置电压产生输出电压，并在负载电流发生变化时，基于稳压环路输出电路中的反馈环路对输出电压进行调节，以保持输出电压恒定不变；PSRR补偿电路，连接于稳压环路输出电路，用于采集电源上的扰动，并将采集的扰动信号处理后反馈至稳压环路输出电路中连接于电源电压和电压输出节点之间MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，实现PSRR补偿。通过本发明解决了现有LDO电路无法同时满足低输出噪声和高PSRR的问题。
-
公开(公告)号：CN109729295B
公开(公告)日：2021-07-16
申请号：CN201811553230.5
申请日：2018-12-19
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
IPC分类号： H04N5/765
摘要： 本发明提供一种发送端驱动电路及方法，包括：产生随工艺、电源电压或温度变化的校准控制信号的校准控制单元；基于校准控制信号产生校准电流的电流校准单元；基于校准电流产生偏置电压的偏置电压产生单元；基于偏置电压将待输出信号放大后输出的输出级驱动单元；以及基于校准控制信号调整输出阻抗的阻抗匹配单元。产生校准控制信号；基于校准控制信号产生校准电流，得到偏置电压；在偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。本发明有效降低工艺、电源电压以及温度变化所带来的电流和阻值变化，满足HDMI2.0协议对发送端输出电压幅度变化的要求，达到更好的阻抗匹配效果，有效提高信号的传输质量。
-
公开(公告)号：CN112558684A
公开(公告)日：2021-03-26
申请号：CN202011445207.1
申请日：2020-12-08
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司 , 芯原微电子(南京)有限公司
摘要： 本发明提供基于多FPGA互联的DUT时钟信号恢复方法及系统。所述方法包括：用PLL反馈模式锁定互联的每个FPGA内部CLK_IN和CLK_OUT的相位；将时钟源经过clk_buffer分成多路，经过相同走线长度输入到每个FPGA的专用时钟引脚以作为所述PLL的输入，并输出DUT时钟信号；判断各FPGA输出的DUT时钟信号是否同相位，在输出的DUT时钟信号为不同相位的情况下，重置各个FPGA的PLL直至各FPGA输出的DUT时钟信号同相位。本发明对大型同步逻辑RTL的分割点无特殊要求，尤其适合大型同步逻辑在多个FPGA上的真实功能和性能验证；可以保证原有设计RTL的数据吞吐效率，不增加任何额外时钟级延时，且FPGA具有相当快的运行速度；配合SelectIO使用，可以进行大量信号跨FPGA互传，并且实现后FPGA工程时序易收敛。
-
公开(公告)号：CN112015259A
公开(公告)日：2020-12-01
申请号：CN201910457063.2
申请日：2019-05-29
申请人： 芯原微电子(上海)股份有限公司 , 芯原控股有限公司
发明人： 张慧明
IPC分类号： G06F1/324 , G06F1/3206
摘要： 本发明提供一种控制峰值功耗的方法及系统，通过实时监控负载情况来动态控制频率，进而降低功耗，在控制峰值功耗的同时提供足够的计算性能。本发明的控制峰值功耗的方法及系统实时监控负载情况，通过动态智能控制工作频率来降低功耗，达到性能和功耗的平衡点，使得峰值功耗不超出负载阈值的情况下工作在最高频率，在实现功耗控制的前提下有效提高工作效率。
-
-
-
-
-
-
-
-
-
搜索结果
70 条记录 (耗时 0.03 秒)
