一种缓存、缓存管理方法及电子设备

    公开(公告)号:CN120051767A

    公开(公告)日:2025-05-27

    申请号:CN202380011855.1

    申请日:2023-09-27

    Abstract: 本申请提供一种缓存、缓存管理方法及电子设备,所述缓存包括:多个缓存行,第一读请求队列和第二读请求队列;第一读请求队列,配置为存储及向内存控制器发送第一读请求;所述第一读请求用于向内存请求数据,并将所述数据存储于所述内存控制器中;所述第一读请求队列中存储的第一读请求的数量大于所述多个缓存行的数量;所述第二读请求队列,配置为存储及向内存控制器发送第二读请求;所述第二读请求与所述第一读请求一一对应,所述第二读请求用于在所述第一读请求对应的缓存行空闲的情况下,向所述内存控制器请求所述第一读请求对应的数据。该缓存具有较高的处理效率。

    虚拟化图像处理系统、方法及电子设备

    公开(公告)号:CN116033283B

    公开(公告)日:2025-05-27

    申请号:CN202211666828.1

    申请日:2022-12-23

    Inventor: 李春明 刘仁伟

    Abstract: 本申请提供虚拟化图像处理系统、方法及电子设备。所述虚拟化图像处理系统包括:虚拟主板、摄像头模型、传输接口控制器模型、图像信号处理模型以及基础功能模型;基础功能模型至少包括CPU模型,I2C控制模型,双倍速率同步动态随机存储器模型;虚拟主板通过虚拟化平台构建;摄像头模型从预设地址的文件夹读取图片以模拟真实摄像头的拍摄功能;传输接口控制器模型从摄像头模型接收图片,并转发至图像信号处理模型;图像信号处理模型对从传输接口控制器模型接收到的图片进行处理,并发送至双倍速率同步动态随机存储器模型进行存储。本申请能够通过软件模型模拟摄像头,相机串行接口,图像信号处理等各个硬件组件的功能。

    亮度均衡矫正方法、装置,图像采集设备及存储介质

    公开(公告)号:CN115100071B

    公开(公告)日:2025-04-01

    申请号:CN202210841869.3

    申请日:2022-07-18

    Abstract: 本申请提供一种亮度均衡矫正方法、装置,图像采集设备及存储介质。该方法包括:获取待矫正图像;读取待矫正图像中每个像素点的感光值以及每个像素点与光轴像素点的距离;基于预设亮度均衡矫正函数、每个像素点的感光值及每个像素点与光轴像素点的距离确定每个像素点的矫正值;其中,亮度均衡矫正函数为一次函数。在本申请实施例中,预设亮度均衡矫正函数为一次函数,也即,将目前的一元多次的亮度矫正曲线简化为直线方程,进而可以降低亮度均衡矫正的计算量和延迟,且该方式也可以降低硬件资源开销。

    基于多FPGA互联的DUT时钟信号恢复方法及系统

    公开(公告)号:CN112558684B

    公开(公告)日:2025-01-03

    申请号:CN202011445207.1

    申请日:2020-12-08

    Abstract: 本发明提供基于多FPGA互联的DUT时钟信号恢复方法及系统。所述方法包括:用PLL反馈模式锁定互联的每个FPGA内部CLK_IN和CLK_OUT的相位;将时钟源经过clk_buffer分成多路,经过相同走线长度输入到每个FPGA的专用时钟引脚以作为所述PLL的输入,并输出DUT时钟信号;判断各FPGA输出的DUT时钟信号是否同相位,在输出的DUT时钟信号为不同相位的情况下,重置各个FPGA的PLL直至各FPGA输出的DUT时钟信号同相位。本发明对大型同步逻辑RTL的分割点无特殊要求,尤其适合大型同步逻辑在多个FPGA上的真实功能和性能验证;可以保证原有设计RTL的数据吞吐效率,不增加任何额外时钟级延时,且FPGA具有相当快的运行速度;配合SelectIO使用,可以进行大量信号跨FPGA互传,并且实现后FPGA工程时序易收敛。

    分频器、分频方法以及本地信号发生器

    公开(公告)号:CN119030532A

    公开(公告)日:2024-11-26

    申请号:CN202411211406.4

    申请日:2024-08-30

    Abstract: 本发明提供一种分频器、分频方法、本地信号发生器,其中分频器包括:第一分频模块、第二分频模块以及四个占空比调节模块;第一分频模块接收第一时钟输入信号,并得到第一时钟输出信号以及第二时钟输出信号;第二分频模块接收第二时钟输入信号,并得到第三时钟输出信号以及第四时钟输出信号;第一分频模块以及第二分频模块相互配合使得各时钟输出信号的相位依次延迟且实现对输入时钟的分频;各占空比调节模块基于对应连接的时钟输入信号的跳变沿,调节对应连接的时钟输出信号的占空比。本发明充分利用了晶体管的开关特性,充分降低了分频器的功耗,同时,使得正交本振时钟信号在拥有正交特性以外,其占空比小于25%。

Patent Agency Ranking