-
公开(公告)号：CN115603717A
公开(公告)日：2023-01-13
申请号：CN202210734472.4
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT)
IPC: H03K7/08 , H03M3/00 , H03H9/02 , G01C19/5776 , H03L7/08
Abstract: 本公开的实施例涉及用于控制谐振类型的MEMS振荡器的驱动电路。一种用于控制MEMS振荡器的驱动电路，驱动电路包括数字转换级，以获取指示MEMS振荡器的可移动质量体的位移的差分感测信号，并且将模拟类型的差分感测信号转换为数字类型的数字差分信号。处理电路装置被配置成根据数字差分信号与差分参考信号之间的比较来生成数字类型的数字控制信号，所述差分参考信号指示引起MEMS振荡器的谐振的可移动质量体的振荡的目标幅度。模拟转换级包括ΣΔDAC，并且被配置成将数字控制信号转换为模拟类型的PDM控制信号。低通类型的滤波级经由对PDM控制信号进行滤波来生成用于控制可移动质量体的振荡幅度的控制信号。
-
公开(公告)号：CN115603892A
公开(公告)日：2023-01-13
申请号：CN202210734959.2
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT)
Inventor： R·苏塞拉
Abstract: 本公开的实施例涉及执行密码操作的方法、对应的处理设备和计算机程序产品。使用密码设备来进行数据加密受到保护。保护包括通过使用密钥加密常数来生成第一分支的第一输出，以及通过使用密钥加密常数来生成第二分支的第一输出。第一分支的第一输出、第二分支的第一输出和明文数据的第一部分被异或，从而生成密文的第一部分。第一分支的第二输出通过使用密钥对第一分支的第一输出进行加密来生成，并且第二分支的第二输出通过使用密钥对第二分支的第一输出进行加密来生成。第一分支的第二输出、第二分支的第二输出和明文数据的第二部分被异或，从而生成密文的第二部分。
-
公开(公告)号：CN115603893A
公开(公告)日：2023-01-13
申请号：CN202210804684.5
申请日：2022-07-08
Applicant: 意法半导体股份有限公司(IT)
Inventor： R·苏塞拉
Abstract: 本公开的实施例涉及用于在处理装置中执行加密操作的方法、相应的处理装置和计算机程序产品。通过执行多个加密操作而从主密钥导出一个或多个密钥。第一加密操作使用主密钥来加密具有多个字节的明文输入。使用由先前加密操作生成的相应中间密钥来执行多个中间加密操作，以加密具有多个字节的相应明文输入。明文输入的至少两个字节具有基于初始化向量的多组比特中的相应一组比特的值，其中，相应的所述一组比特的各个比特引入到明文输入的相应的各个字节中，并且相应的所述一组比特具有至少两个比特以及至多等于明文输入的字节数目的比特数目。
-
公开(公告)号：CN115597573A
公开(公告)日：2023-01-13
申请号：CN202210743074.9
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT)
IPC: G01C19/5712 , G01C19/5776
Abstract: 本公开涉及具有实现受控振荡幅度的谐振驱动回路的微机电陀螺仪及控制微机电陀螺仪的方法。一种微机电陀螺仪，包括：支撑结构；根据驱动轴是可移动的驱动块；以及振荡微机电回路。微机电回路具有谐振频率和回路增益，并且包括：驱动块、对驱动块的位置进行感测的感测接口、以及在谐振频率下将回路增益的模数保持为单位值的增益控制级。增益控制级包括开环配置中的采样器和跨导运算放大器。采样器在第一操作条件下从感测接口获取回路信号的样本，并且在第二操作条件下将它们传递到跨导运算放大器。采样器在第一操作条件和第二操作条件下将跨导运算放大器与感测接口解耦。
-
公开(公告)号：CN112992192B
公开(公告)日：2023-01-13
申请号：CN202011360102.6
申请日：2020-11-27
Applicant: 意法半导体股份有限公司(IT)
Abstract: 本公开的各种实施例提供了用于硬盘存储器系统的读/写设备以及对应的制造工艺。该读/写设备包括固定结构；膜区域，包括被约束到固定结构的第一膜和第二膜以及介于第一膜与第二膜之间的中心部分；第一压电致动器和第二压电致动器，分别被机械地耦合到第一膜和第二膜；以及读/写头，被固定到膜区域的中心部分。可以控制第一压电致动器和第二压电致动器以导致第一膜和第二膜的对应的变形，第一膜和第二膜的所述变形导致读/写头相对于固定结构的对应的移动。
-
Patent Agency Ranking
公开(公告)号：CN115603889A
公开(公告)日：2023-01-13
申请号：CN202210734795.3
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT)
Abstract: 本公开的实施例涉及一种定时系统，其包括：主定时设备和从定时设备。主定时设备包括：主振荡器级，被配置为接收参考信号，并且生成与参考信号锁频的第一主时钟信号；主定时级，包括被配置为以取决于第一主时钟信号的定时来更新值的主计数器，主定时级被配置为生成脉冲类型的第一本地时钟信号，该第一本地时钟信号的脉冲的定时能够由主计数器控制；以及主同步级，被配置为生成与第一本地时钟信号同步的同步信号，其中同步信号包括针对第一本地时钟信号的由多个(N个)脉冲形成的每个连续脉冲组的对应脉冲。从定时设备包括：从振荡器级，被配置为接收参考信号，并且生成与参考信号锁频的第二主时钟信号；从定时级；以及从同步级。
-
公开(公告)号：CN115597589A
公开(公告)日：2023-01-13
申请号：CN202210748940.3
申请日：2022-06-28
Applicant: 意法半导体股份有限公司(IT)
Abstract: 本公开的各实施例涉及提取用于嵌入式人工智能机制的特征的方法、系统和电路。用于利用顺序输入惯性传感器数据来计算递归特征的系统、方法和电路系统，用于训练机器学习算法或用于将数据分类为已知类。基于当前数据样本值与先前递归特征值之间的比较，来计算当前数据样本的递归特征值。递归特征包括递归最大值、递归最小值、递归峰峰值、递归平均、递归均方根、以及递归方差。
-
公开(公告)号：CN111736258B
公开(公告)日：2023-01-13
申请号：CN202010232161.9
申请日：2020-03-25
Applicant: 意法半导体(克洛尔2)公司(FR) , 意法半导体股份有限公司(IT)
Abstract: 本公开涉及光子IC芯片。一种光子集成电路芯片包括限定在第一层中的垂直光栅耦合器。第二绝缘层覆盖垂直光栅耦合器，并且具有金属层级的互连结构嵌入第二绝缘层中。腔体在深度上延伸穿过第二绝缘层直到在耦合器与最接近耦合器的金属层级之间的中间层级。腔体具有横向尺寸，使得腔体能够容纳用于保持光纤阵列的块，光纤阵列旨在光学耦合到耦合器。
-
公开(公告)号：CN115599341A
公开(公告)日：2023-01-13
申请号：CN202210742898.4
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT) , 意法半导体国际有限公司(NL)
Abstract: 本公开的各实施例涉及二进制乘积累加系统和方法的超低功率和低面积解决方案。使用权重的多个部分副本执行二进制乘积累加操作的数据结构和微控制器架构。目的地寄存器位置、源寄存器位置和权重寄存器位置被接收。使用权重寄存器位置，基于所接收的滤波器索引值将权重位的子集复制所选择的次数。权重的子集的每个副本被并行执行。使用源寄存器位置，基于权重的子集的大小来选择输入位的子集，其中输入位的子集从输入位的先前子集移位一位。对权重的子集的副本中的每个对应位和输入位的所选择的子集中的每个对应位执行XOR操作。在对应目的地子位置中，每个XOR操作的输出彼此聚合并且每个XOR操作的输出与对应目的地子位置的当前值聚合。
-
公开(公告)号：CN106711039B
公开(公告)日：2023-01-13
申请号：CN201610363312.8
申请日：2016-05-26
Applicant: 意法半导体股份有限公司(IT)
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及常关断型HEMT晶体管以及对应的制造方法。一种常关断型HEMT晶体管包括：半导体异质结(4、6、200)，其至少包括一个第一层(4)和一个第二层(6)，第二层布置在第一层的顶部上；沟槽(15)，其延伸穿过第二层和第一层的一部分；导电材料的栅极区(10)，其在沟槽中延伸；以及介电区(18)，其在沟槽中延伸，涂覆栅极区并且接触半导体异质结。沟槽的一部分由形成至少一个第一台阶(Pb1、Pl1、Pb2)的横向结构(LS)横向定界。半导体异质结形成第一台阶的第一边缘(E1)和第二边缘(E2)，第一边缘由第一层形成。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.026 seconds)
