-
公开(公告)号：CN104040482B
公开(公告)日：2018-02-16
申请号：CN201180075973.6
申请日：2011-12-28
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , T·威尔豪姆 , T·G·德赖斯代尔
CPC classification number: G06F9/30145 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30105 , G06F9/30109 , G06F9/30112 , G06F9/3013 , H04N19/42
Abstract: 描述了使用单个向量打包增量解码指令在源的打包数据元素上执行增量解码并将结果存储在目的地的打包数据元素中的系统、装置和方法。
-
公开(公告)号：CN107133016A
公开(公告)日：2017-09-05
申请号：CN201611273166.6
申请日：2016-12-30
Applicant: 谷歌公司
CPC classification number: G09G5/006 , G06T1/20 , G06T2200/28 , G09G5/02 , G09G2340/02 , G06F9/30105 , G06F15/17
Abstract: 描述了一种图像处理器。所述图像处理器包括I/O单元，用于从外部存储器读取输入图像数据用于由图像处理器处理，并将来自图像处理器的输出图像数据写入外部存储器。所述I/O单元包括多个逻辑信道单元。每个逻辑信道单元在外部存储器和图像处理器内的相应生产或消费组件之间形成逻辑信道。每个逻辑信道单元被设计为利用重新格式化电路和寻址电路。寻址电路控制应用于外部存储器的寻址方案，并控制在外部存储器和相应生产或消费组件之间重新格式化图像数据。重新格式化电路执行重新格式化。
-
公开(公告)号：CN106648545A
公开(公告)日：2017-05-10
申请号：CN201610030501.3
申请日：2016-01-18
Applicant: 天津大学
Inventor： 魏继增
CPC classification number: G06F9/30141 , G06F9/30105 , G06F9/30178 , G06T1/20
Abstract: 本发明公开了一种GPU中用于分支处理的寄存器文件结构，该寄存器文件结构中，把寄存器文件按照行平均分成N个bank，N是GPU中一个SM所能容纳的最多的线程束的个数；对于寄存器文件中寄存器的分配方法遵循以下约束条件：(1)当应用程序中的每一个线程束所需要的寄存器的个数大于或等于每个bank中所包括的行数时，将寄存器文件中的寄存器连续地平均分配给每一个线程束；(2)当应用程序中的每一个线程束所需要的寄存器的个数小于每个bank中所包括的行数时，此时每一个线程束独占一个bank。与现有技术相比，本发明对GPU架构进行修改后，硬件利用率最高能提升3.1倍，平均(OA)的硬件利用率由62.7％提高到85.9％。而性能最高能够提升2.3倍，平均(HM)能够提升8.4％。
-
公开(公告)号：CN106168898A
公开(公告)日：2016-11-30
申请号：CN201610342236.2
申请日：2016-05-20
Applicant: 阿尔特拉公司
Inventor： M·朗哈默
IPC: G06F9/38
CPC classification number: G06F9/3869 , G06F7/523 , G06F7/5443 , G06F9/3001 , G06F9/30105 , G06F9/3012 , G06F9/3826 , G06F9/3867 , G06F15/80 , G06F2207/3868 , G06F2207/3888 , G06F2207/3892
Abstract: 一种在浮点模式或定点模式下操作的电路装置包括接受第一数据输入和生成第一数据输出的第一电路。第一电路包括接受第一数据输入的第一算术元件、布置成与第一算术元件连接的多个流水线寄存器和输出第一数据输出的级联寄存器。电路装置还包括接受第二数据输入和生成第二数据输出的第二电路。第二电路级联到第一电路，使得第一数据输出经由级联寄存器连接到第二数据输入。当第一电路在定点模式下操作时，级联寄存器被选择性地旁路。
-
公开(公告)号：CN104756068A
公开(公告)日：2015-07-01
申请号：CN201280076796.8
申请日：2012-12-26
Applicant: 英特尔公司
CPC classification number: G06F9/3853 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30098 , G06F9/30105 , G06F9/30145 , G06F9/3804 , G06F9/3824 , G06F9/3836 , G06F9/3887 , G06F12/0875 , G06F12/1027 , G06F13/4282 , G06F15/8007 , G06F2212/1016 , G06F2212/452 , G06F2212/68
Abstract: 根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。
-
Patent Agency Ranking
公开(公告)号：CN104011672A
公开(公告)日：2014-08-27
申请号：CN201180075978.9
申请日：2011-12-30
Applicant: 英特尔公司
Inventor： A·杰哈
CPC classification number: G06F9/3004 , G06F7/768 , G06F9/30032 , G06F9/30036 , G06F9/30105 , G06F9/30145
Abstract: 描述了转置指令。取出转置指令，其中转置指令包括指定向量寄存器或存储器位置的操作数。解码该转置指令。执行经解码的转置指令，使得所指定的向量寄存器或存储器位置中的每个数据元素以相反的顺序被存储在该指定的向量寄存器或存储器位置中。
-
公开(公告)号：CN103827813A
公开(公告)日：2014-05-28
申请号：CN201180073668.3
申请日：2011-09-26
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , K·A·杜什 , C·R·扬特 , S·赛尔
CPC classification number: G06F9/3887 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30101 , G06F9/30105 , G06F9/30145 , G06F9/3836 , G06F15/8061
Abstract: 指令和逻辑提供向量分散操作和/或聚集操作功能。在一些实施例中，响应于指定聚集和第二操作、目的地寄存器、操作数寄存器以及存储器地址的指令，执行单元读取掩码寄存器中的值，其中掩码寄存器中的字段对应于存储器中的数据元素的索引寄存器中的偏移量索引。第一掩码值指示该元素尚未从存储器中被聚集，而第二值指示该元素无需被聚集或已经被聚集。对于具有第一值的每个数据元素，将该数据元素从存储器聚集到相应的目的地寄存器位置中，并且将掩码寄存器中的相应值改成第二值。当所有的掩码寄存器字段具有第二值时，利用目的地和操作数寄存器中的相应数据来执行第二操作以产生结果。
-
-
公开(公告)号：CN102707926A
公开(公告)日：2012-10-03
申请号：CN201210104287.3
申请日：2012-04-09
Applicant: 威盛电子股份有限公司
IPC: G06F9/30
CPC classification number: G06F9/441 , G06F9/265 , G06F9/30043 , G06F9/30072 , G06F9/30076 , G06F9/30105 , G06F9/30123 , G06F9/30145 , G06F9/3017 , G06F9/30174 , G06F9/30189 , G06F9/30196 , G06F9/3802 , G06F9/4401 , G06F9/4403 , G06F15/82
Abstract: 可执行x86指令集及ARM指令集指令的微处理器及其运作方法。微处理器包含硬件指令转译器，将x86指令集架构及ARM指令集架构机器语言程序指令转译成微指令，其编码方式有别于x86指令集架构及ARM指令。执行管线执行微指令，产生由x86指令集架构/ARM定义的结果。微指令有别于执行管线执行微指令所产生的结果。转译器直接提供微指令至执行管线。微处理器每一次执行x86指令集架构及ARM指令集架构指令的其中之一时，转译器将它转译为微指令。指标指示x86或ARM何者为一启动指令集架构。重置后，微处理器初始化其架构状态，从重置地址读取其第一指令，依据启动指令集架构的定义，将第一指令全部转译。指令高速缓存存储器将x86及ARM指令存入高速缓存存储器，且提供给转译器。
-
公开(公告)号：CN101324841B
公开(公告)日：2012-07-25
申请号：CN200810125990.6
申请日：2008-06-16
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F9/3885 , G06F9/30105 , G06F9/30116 , G06F9/3012 , G06F9/30141 , G06F9/30181 , G06F9/3802 , G06F9/3814 , G06F9/3851
Abstract: 提供了一种用于增强处理单元中的独立加载的执行的方法、系统和计算机程序产品。该处理单元从第一缓冲器按序分派第一组指令用于执行。该处理单元从第一组指令的执行接收更新的结果。该处理单元在第一寄存器中用更新的结果更新与第一组指令中的每个指令相关联的至少一个寄存器项目。该处理单元确定来自所述第一缓冲器的所述第一组指令是否已经完成执行。响应于来自所述第一缓冲器的所述第一组指令的完成执行，该处理单元将来自第一寄存器的一组项目复制到第二寄存器。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.025 seconds)
