知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.026 秒)

    用于高基数乘法器电路的组合的加法器和预加法器
    1.
    发明授权
    用于高基数乘法器电路的组合的加法器和预加法器 有权

    公开(公告)号：CN106020768B

    公开(公告)日：2019-01-22

    申请号：CN201610179348.0

    申请日：2016-03-25

    申请人： 阿尔特拉公司

    发明人： M·朗哈默

    IPC分类号： G06F7/505

    摘要： 本发明涉及用于高基数乘法器电路的组合的加法器和预加法器。接受第一输入值和第二输入值，并且输出(a)涉及该第一输入值和第二输入值的第一和数，以及(b)涉及第一输入值和第二输入值的第二和数的电路装置包括第一加法器电路、第二加法器电路、压缩器电路以及预处理级。该第一输入值和第二输入值被输入到该第一加法器电路以提供第一和数。该第一输入值和第二输入值被输入到预处理级以提供至压缩器电路的输入，压缩器电路提供第一和第二经压缩的输出信号，其又被输入至第二加法器电路以提供第二和数。该预处理级可以包括将第一输入值可编程地置零的电路装置，从而使得第一和数能够被可编程地设定到第二输入值。

    用于信号处理的混合架构
    4.
    发明公开
    用于信号处理的混合架构 审中-实审

    公开(公告)号：CN110289849A

    公开(公告)日：2019-09-27

    申请号：CN201910412119.2

    申请日：2014-09-22

    申请人： 阿尔特拉公司

    发明人： S·佩里 ,  M·朗哈默 ,  R·梅登

    IPC分类号： H03K19/177 ,  G06F17/50 ,  G06F1/02

    摘要： 本公开的实施例涉及可编程集成电路设备和可编程逻辑系统。本公开的实施例涉及配置可编程集成电路的系统和方法。信号处理加速器(SPA)阵列包括在可编程集成电路中。SPA阵列与现场可编程门阵列(FPGA)分离，并且SPA阵列被配置为接收来自FPGA的输入数据并且可编程为至少对输入数据执行滤波功能以获得输出数据。

    用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构
    5.
    发明授权
    用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构 有权

    公开(公告)号：CN106168897B

    公开(公告)日：2019-05-28

    申请号：CN201610339886.1

    申请日：2016-05-19

    申请人： 阿尔特拉公司

    发明人： M·朗哈默 ,  S·P·芬恩

    IPC分类号： G06F9/38 ,  G06F9/30

    CPC分类号： H03H17/06 ,  G06F7/5443 ,  H03H2220/04 ,  H03H2220/06

    摘要： 本公开涉及用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构，具体地，接收数据输入和使能输入并基于数据输入生成输出的电路装置包括具有输入寄存器的输入级电路。输入寄存器接收使能输入。该电路装置还包括操作性地连接至输入级电路的脉动寄存器，并且脉动寄存器在不具有任何使能连接的情况下进行操作。该电路装置进一步包括连接至脉动寄存器的乘法器，其被配置为生成乘积值。该电路装置还包括输出级电路，其包括至少部分地基于乘积值计算输出和的加法器。

    用于可变前向纠错的技术
    6.
    发明公开
    用于可变前向纠错的技术 有权

    公开(公告)号：CN106257852A

    公开(公告)日：2016-12-28

    申请号：CN201610455060.1

    申请日：2016-06-21

    申请人： 阿尔特拉公司

    发明人： 李鹏 ,  M·朗哈默 ,  J·龙

    IPC分类号： H04L1/00 ,  H03M13/03 ,  H03M13/25

    摘要： 本申请涉及用于可变前向纠错的技术。提供一种系统包括编码电路、线路质量监控电路和控制电路。编码电路使用第一前向纠错码生成表示编码数据的第一数据信号。线路质量监控电路使用监控第二数据信号的眼监控电路来生成第二数据信号的线路质量的指示。控制电路使得编码电路响应于第二数据信号的线路质量的指示的变化而使用第二前向纠错码来生成第一数据信号中的编码数据。

    集成电路器件中的离散傅里叶变换
    9.
    发明公开
    集成电路器件中的离散傅里叶变换 有权

    公开(公告)号：CN102844752A

    公开(公告)日：2012-12-26

    申请号：CN201180018339.9

    申请日：2011-02-28

    申请人： 阿尔特拉公司

    发明人： M·朗哈默

    IPC分类号： G06F17/14

    CPC分类号： G06F17/141

    摘要： 执行离散傅里叶变换的电路。可以在固定逻辑器件中提供或者可以向诸如可编程逻辑器件之类的可编程集成电路器件中配置该电路。该电路包括：浮点加法级，用于将离散傅里叶变换运算的输入值的尾数相加；以及定点级，用于将浮点加法级的输出乘以旋转因子。定点级包括：存储器，用于存储多个旋转因子集合，那些集合中的每个集合包括被移位不同量的相应旋转因子的副本；以及电路，用于确定在浮点级的输出的指数之间的差值并且用于使用该差值作为索引以从每个集合中的该相应旋转因子的那些副本之中选择。