-
公开(公告)号:CN112071342A
公开(公告)日:2020-12-11
申请号:CN202010898824.0
申请日:2020-08-31
Applicant: 西安交通大学 , 西安紫光国芯半导体有限公司
IPC: G11C7/10
Abstract: 本发明一种非易失性存储器的写入方法和装置,对存储器单元的状态控制精确,写入速度快,存储单元使用寿命更长。所述装置包含存储单元阵列、写入电路、读取电路和控制电路。写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元,BL同时连接至读取电路。读取电路根据BL上的信号给出存储单元状态的监控结果Dout。控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作。控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作。写操作的输入数据Din和读取电路的输出Dout连接至控制电路。控制电路对Din和Dout进行比较,当Dout与Din相同时,表示存储单元已经到达预期状态,控制电路会中止当前激励结束写操作。
-
公开(公告)号:CN109635944A
公开(公告)日:2019-04-16
申请号:CN201811582530.6
申请日:2018-12-24
Applicant: 西安交通大学
CPC classification number: G06N3/063 , G06N3/0454
Abstract: 一种稀疏卷积神经网络加速器及实现方法,将片外DRAM中的稀疏网络的连接权重读入权值输入缓冲区,通过权值解码单元进行解码后存储在权值片上全局缓冲区;将神经元读入神经元输入缓冲区,然后将读入的神经元通过神经元解码单元进行解码后存储在神经元片上全局缓冲区;按照神经网络当前层的配置参数确定PE计算单元阵列的计算模式,将解码后排列好的神经元和连接权重发送给PE计算单元;计算神经元和连接权重的乘积;在本发明加速器中,PE单元中的乘法器全部被移位器代替,所有的基本模块都可以根据网络计算和硬件资源进行配置,因此具有速度快、功耗低、资源占用小以及数据利用率高的优点。
-
公开(公告)号:CN107147890B
公开(公告)日:2018-12-07
申请号:CN201710332008.1
申请日:2017-05-11
Applicant: 西安交通大学
IPC: H04N13/359 , H04N13/349 , H04N21/4402
Abstract: 本发明公开一种兼容不同分辨率和宽长比的多视频缩放模块及并行工作方法,包括:(1)、根据输入视频分辨率和输出分辨率需求,确定缩放模块个数;(2)、根据步骤(1)确定的个数和缩放算法,构建插值窗;(3)、由缩放模块产生控制信号,从行存中读取数据并更新到插值窗中;(4)、根据缩放模块产生的控制信号,从步骤(2)构建的插值窗中选取对应数据分别送到工作的缩放模块;每个缩放模块分别将视频源各子视场相对应的位置数据进行缩放,再将缩放后的数据融合输出。本发明在数据吞吐率大幅度增加的前提下使系统能在较低时钟频率下稳定工作;同时该发明兼容普通的2D视频源缩放和裸眼3D视频的缩放处理,而且兼容不同宽长比的显示终端。
-
公开(公告)号:CN108297866A
公开(公告)日:2018-07-20
申请号:CN201810004757.6
申请日:2018-01-03
Applicant: 西安交通大学
Abstract: 本发明提供了一种车辆的车道保持控制方法。首先利用车载摄像机捕获的图片进行车道线检测。然后将检测到的车道线从图像坐标系转换到车体坐标系下。本发明提出“虚拟车道线”和“真实车道线”这两个概念,结合真实车道线位置信息和虚拟车道线位置信息计算车辆偏离车道的角度和偏离程度。最后根据偏离量计算转向控制量,实现车道保持。
-
公开(公告)号:CN105005510A
公开(公告)日:2015-10-28
申请号:CN201510382445.5
申请日:2015-07-02
Applicant: 西安交通大学
CPC classification number: G06F12/10
Abstract: 本发明公开了一种应用于固态硬盘阻变存储器缓存的纠错保护架构及方法,粗粒度管理的映射表的码长与页缓存数据的码长相同,在数据处理过程中,将粗粒度管理的映射表中访问频率大于预设值的映射表地址信息存储到细粒度管理的映射表缓存中;细粒度管理的映射表缓存与粗粒度管理的映射表之间的交换数据以页为单位,将从粗粒度管理的映射表中读出的一页映射表信息全部放在细粒度管理的映射表缓存中,将输入的逻辑地址请求中的后10位作为偏移位,将输入的逻辑地址中的剩余位作为索引位。本发明能够高效、可靠的获取读出映射表地址信息,并且消耗的冗余空间有限。
-
公开(公告)号:CN104991743A
公开(公告)日:2015-10-21
申请号:CN201510381641.0
申请日:2015-07-02
Applicant: 西安交通大学
IPC: G06F3/06
Abstract: 本发明公开了一种应用于固态硬盘阻变存储器缓存的损耗均衡方法,包括以下步骤:由冷热数据鉴别机制鉴别写请求对应的逻辑地址中的热逻辑地址,并根据一个时间周期内的所有热逻辑地址构建热数据链,再利用缓存管理策略为热数据链中命中的写请求对应的逻辑地址分配更新的数据结点,同时通过快速定位查找方法查询热数据链中命中的写请求的逻辑地址在ReRAM缓存中对应的数据结点所在位置。本发明能够有效降低物理地址的耗费,同时冷热逻辑地址的鉴别精度高。
-
公开(公告)号:CN103500435A
公开(公告)日:2014-01-08
申请号:CN201310412603.8
申请日:2013-09-11
Applicant: 西安交通大学
CPC classification number: G06T3/403 , G06T3/4007 , G06T7/13 , G06T2207/20008 , G06T2207/20024 , G06T2207/20192
Abstract: 一种边缘导向的自适应图像插值方法及其VLSI实现装置,计算源图像像素点梯度幅值和梯度方向,通过比较梯度幅值与局部自适应阈值获得边缘信息,边缘方向为梯度方向的垂直方向;将边缘方向分类,利用边缘信息进行滤波,将图像分为规则边缘和非边缘区域。规则边缘区域沿边缘方向插值,且根据边缘信息的分类分别采用基于局部梯度信息的改进双三次插值方法、斜向双三次插值方法、斜向双线性插值方法进行图像插值;非边缘区域采用基于局部梯度信息的改进双三次插值方法进行图像插值;本发明的装置包括边缘信息提取模块,自适应插值模块、输入行场以及缩放后行场同步控制模块。本发明能显著提高高倍率缩放下的图像插值效果,有利于集成电路架构实现。
-
公开(公告)号:CN102122959B
公开(公告)日:2013-12-04
申请号:CN201110076252.9
申请日:2011-03-29
Applicant: 西安交通大学
IPC: H03M7/40
Abstract: 一种提高计算机主存可靠性的数据压缩装置及其方法,通过压缩数据装置、压缩仲裁器、扩展旁路转换缓冲TLB、生成可变ECC码装置、内存数据错误校验装置以及解压仲裁器相互连接,且其解压缩方法运用压缩数据装置和解压缩数据装置对计算机主存系统数据进行解压缩,将获得的空间用于存储错误校验码冗余位,从而降低纠错校验技术的硬件耗费。增加的存储空间可支持纠错能力更强的错误校验码,并可根据存储空间的大小调整数据保护单元的粒度以存储更多的错误校验码。通过数据压缩,提高了主存系统数据的错误容忍力,从而显著提高计算机主存系统的可靠性。
-
公开(公告)号:CN102163463B
公开(公告)日:2013-01-02
申请号:CN201110105601.5
申请日:2011-04-26
Applicant: 西安交通大学
IPC: G11C29/42
Abstract: 一种降低BCH解码延迟的双钱氏搜索方法,通过在读取NAND FLASH的同时将每组528Bytes的BCH码数据经由伴随式计算电路2进行伴随式计算,因伴随式技术而给读操作带来的延时为0,利用BCH码数据错误数量的出现概率不同,以极小的面积开销来降低钱氏搜索对译码操作的延时,由于出现单个错误的概率远远大于出现多个错误的概率,并行度较高的钱氏搜索电路用于单错的纠正,并行度较低的钱氏搜索电路用于多个错误的纠正。当BCH码数据错误的数量为1个时,双钱氏搜索电路5执行16路并行钱氏搜索电路,当BCH码数据错误的数量大于1时,双钱氏搜索电路5执行8路并行钱氏搜索电路。这样就可以大大降低了BCH解码延迟。
-
公开(公告)号:CN102063340B
公开(公告)日:2012-11-28
申请号:CN201110021431.2
申请日:2011-01-19
Applicant: 西安交通大学
IPC: G06F11/00
Abstract: 本发明提供了一种提高磁电阻随机存储器高速缓存抗错能力的方法,可有效纠正或容忍随机存写错误,实现较低的存写电压或较快的存写速度。其存写操作采用递归式“写-读-校验”技术代替传统存写操作,以纠正由于改进存写容限或存写速度导致的随机存写错误。所述“写-读-校验”技术指在将数据写入MRAM高速缓存后立即读出,并与写入数据对比;若出错,则重复“写-读-校验”操作直至所有数据位编程正确。在基于“写-读-校验”操作下,采用在MRAM高速缓存中增加错误校验码或错误记录缓存逻辑,增加MRAM高速缓存的容错能力,减少由“写-读-校验”操作带来的处理器性能下降。
-
-
-
-
-
-
-
-
-