公开(公告)号：CN220753438U

公开(公告)日：2024-04-09

申请号：CN202321397983.8

申请日：2023-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高魁佑 ,  林士尧 ,  陈振平 ,  邱志忠 ,  曾科嘉 ,  林志翰 ,  张铭庆 ,  陈昭成

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 一种半导体装置，含第一及第二源/漏极区；具高k介电特征的介电鳍，介电鳍与第一及第二源/漏极区设为沿第一方向的轴；第一通道，设于第一与第二源/漏极区域间并与之接触；第二通道，自第一源/漏极区朝介电鳍延伸；第一栅极结构，沿垂直第一方向的第二方向延伸，且设于第一与第二源/漏极区间并围绕第一通道；以及第二栅极结构，沿第二方向延伸，且设于第一源/漏极区与介电鳍间并围绕第二通道；其中在第一方向上，第二栅极结构在高k介电特征顶面高度具第一宽度，第一栅极结构在高k介电特征顶面高度具第二宽度且在第一源/漏极区高度具第三宽度，第一宽度对第二宽度的比值在0.9与1.1间，而第三宽度对第二宽度的比值在0.9与1.0间。

公开(公告)号：CN222928737U

公开(公告)日：2025-05-30

申请号：CN202421866084.2

申请日：2024-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高魁佑 ,  卓琼玉 ,  张铭庆

IPC: H10D84/83 ,  H10D84/03 ,  H10D62/10

Abstract: 提供了半导体装置。半导体装置包括彼此垂直地分离的多个半导体层；包括下部和上部的栅极结构，其中下部包裹半导体层中的每一个；以及设置在半导体层和栅极结构之间并分离半导体层和栅极结构的多个扩散帽层。在一些实施方式中，扩散帽层作为半导体层的扩散屏障。

公开(公告)号：CN220510043U

公开(公告)日：2024-02-20

申请号：CN202321542483.9

申请日：2023-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高魁佑 ,  林士尧 ,  陈振平 ,  邱志忠 ,  林志翰 ,  张铭庆 ,  陈昭成

IPC: H01L29/78 ,  H01L27/088 ,  B82Y10/00

Abstract: 一种半导体装置，包括：一半导体结构与相邻于该半导体结构的一隔离物，形成在一基底的上方，其中该隔离物包括一第一区域，该第一区域具有在一第一高度的上表面，该第一高度在该基底的上方，其中该隔离物包括一第二区域，该第二区域具有在一第二高度的上表面，该第二高度在该基底的上方，其中该第一高度等于该第二高度加3至20纳米；一导体栅极，位于该半导体结构的上方及在该第一高度的该隔离物的该第一区域的上方；以及一源极/漏极区，位于在该第二高度的该隔离物的该第二区域的上方。

公开(公告)号：CN220121843U

公开(公告)日：2023-12-01

申请号：CN202321276848.8

申请日：2023-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高魁佑 ,  林士尧 ,  陈振平 ,  林志翰 ,  张铭庆 ,  陈昭成

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体装置，包括多个半导体片或半导体线，位于从基板上突出的底部鳍片结构上；源极/漏极外延层，与半导体片或半导体线接触；栅极介电层，设置在半导体片或半导体线的每一个通道区上，并包绕半导体片或半导体线的每一个通道区；栅极电极层，设置在栅极介电层上，并包绕半导体片或半导体线的每一个通道区；以及栅极侧壁间隔物，设置在栅极电极层的侧壁上，其中一片介电层设置在栅极侧壁间隔物的底部上，其中介电层由与栅极侧壁间隔物不同材料形成；以及介电层的厚度在横向上变化。

公开(公告)号：CN218351470U

公开(公告)日：2023-01-20

申请号：CN202222210150.8

申请日：2022-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高魁佑 ,  林士尧 ,  陈振平 ,  邱志忠 ,  杨政谕 ,  曾科嘉 ,  黄宪中 ,  林志翰 ,  张铭庆 ,  陈昭成

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78

Abstract: 一种半导体装置，包括多个通道层相互垂直分离。半导体装置还包括一主动栅极结构，主动栅极结构包括一下部和一上部。所述下部环绕所述通道层中的各个通道层。半导体装置还包括一栅极间隔物沿着所述主动栅极结构的所述上部的一侧壁延伸，所述的栅极间隔物具有一底表面。再者，一虚置栅极介电层设置在所述栅极间隔物和所述通道层的一最顶部的通道层之间，所述的虚置栅极介电层接触所述最顶部的通道层的一顶表面、所述栅极间隔物的所述底表面以及所述主动栅极结构的所述侧壁。