-
公开(公告)号：CN114361244A
公开(公告)日：2022-04-15
申请号：CN202210270476.1
申请日：2022-03-18
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/08 , H01L29/78 , H01L21/336
摘要： 本发明提供一种LDMOSFET器件、制作方法及芯片，属于芯片领域。所述LDMOSFET器件包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区，所述体区以及漂移区形成在所述半导体衬底内，所述栅极形成在半导体衬底的上方，且一端与所述体区相连，另一端位于所述漂移区上方，所述源极区形成在所述体区内且位于栅极的一侧；所述漏极区形成在所述栅极的另一侧，所述漏极区形成在所述半导体衬底上方与所述漂移区相接。该LDMOSFET器件将漏极区设置在半导体衬底的上方，不占漂移区的部分区域，不影响漂移区击穿电压的提升效果，不增加导通电阻。
-
公开(公告)号：CN114220846A
公开(公告)日：2022-03-22
申请号：CN202210159448.2
申请日：2022-02-22
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明实施例提供一种LDMOSFET、制备方法及芯片和电路，所述LDMOSFET包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有N型阱；所述N型阱上方依次设有第一P型体区、N型漂移区和第二P型体区；所述N型漂移区的中间设有间隙，所述间隙的深度小于所述N型漂移区的深度。所述LDMOSFET不仅有效的缩小了器件的尺寸，还大大提升了器件的性能。
-
公开(公告)号：CN113851466B
公开(公告)日：2022-03-22
申请号：CN202111436654.5
申请日：2021-11-29
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
摘要： 本发明涉及半导体器件领域，提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层，还包括设置于所述下极板与所述衬底之间的隔离层；所述隔离层由介电常数在2~3之间的电介质材料形成，所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层，大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号：CN114050818A
公开(公告)日：2022-02-15
申请号：CN202111182262.0
申请日：2021-10-11
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 芯创智(北京)微电子有限公司
IPC分类号： H03K19/0185
摘要： 本发明涉及隔离器技术领域，提供一种数字隔离器及芯片。所述数字隔离器包括：调制发送模块，用于将接收到的输入信号转换为全差分信号；隔离电容模块，与所述调制发送模块连接，用于传输所述全差分信号；有源共模滤波模块，与所述隔离电容模块连接，用于过滤所述隔离电容模块传输所述全差分信号过程中的共模瞬态脉冲；接收解调模块，与所述隔离电容模块连接，用于对过滤共模瞬态脉冲后的全差分信号进行解调并输出。本发明通过调制发送模块将输入信号转换为全差分信号，利用有源共模滤波模块过滤全差分信号传输过程中的共模瞬态脉冲，提高了数字隔离器的共模瞬态脉冲抑制能力。
-
公开(公告)号：CN113782528B
公开(公告)日：2022-02-08
申请号：CN202111330860.8
申请日：2021-11-11
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学 , 国网江苏省电力有限公司常州供电分公司 , 国家电网有限公司
IPC分类号： H01L27/02 , H01L27/092 , H01L23/552 , H01L21/8238
摘要： 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。
-
公开(公告)号：CN113707558B
公开(公告)日：2022-02-08
申请号：CN202111257655.3
申请日：2021-10-27
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06 , H01L29/40 , G03F1/00
摘要： 本申请涉及半导体集成电路技术领域，具体地涉及一种用于制备高压LDMOS器件的方法及器件，包括提供第二导电类型的衬底；在衬底的中形成第一导电类型的漂移区与第二导电类型的体区；在漂移区上生长场氧化物；形成覆盖于漂移区的一部分和体区的一部分的栅介质层；在栅介质层上形成栅电极；在体区表面形成源区；以及在漂移区表面形成漏区；其中，使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。
-
公开(公告)号：CN113868965A
公开(公告)日：2021-12-31
申请号：CN202111451892.3
申请日：2021-12-01
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京航空航天大学
摘要： 本发明实施例提供一种黑磷吸波体设计方法及系统，属于光学器件逆设计技术领域。所述方法包括：根据预设的模拟场景和预设的黑磷吸波体的结构参数，在预构建的专用残差神经网络中获得目标吸收光谱训练样本；利用所述训练样本获得预测模型；获取需求吸收光谱，利用所述预测模型对所述需求吸收光谱进行训练，输出目标结构参数；基于所述目标结构参数进行黑磷吸波体设计。本发明方案在预构建的专用残差神经网络中进行预测模型构建，然后基于该预测模型进行符合用户需求的黑磷吸波体结构参数预测，极大提高了黑磷吸波体结构参数预测的准确性。
-
公开(公告)号：CN113866690A
公开(公告)日：2021-12-31
申请号：CN202111453598.6
申请日：2021-12-01
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京航空航天大学青岛研究院
摘要： 本发明涉及磁传感器领域，提供一种三轴隧穿磁电阻传感器及其制备方法、使用方法。所述三轴隧穿磁电阻传感器，包括上电极、下电极以及所述上电极与所述下电极之间的垂直磁各向异性隧道结；所述垂直磁各向异性隧道结用于在电场调控效应下，感应不同方向的磁矩矢量。本发明基于TMR效应，利用垂直磁各向异性隧道结在电场调控效应下，感应不同方向的磁矩矢量，相较于现有的基于霍尔效应或巨磁阻效应的磁电阻传感器，灵敏度更高，易于集成。
-
公开(公告)号：CN112649699A
公开(公告)日：2021-04-13
申请号：CN202011455709.2
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所 , 中国科学院大学
IPC分类号： G01R31/08
摘要： 本发明涉及芯片测试领域，提供一种确定器件故障点的测试方法及装置。所述确定器件故障点的测试方法包括：按时间顺序对器件的介质层施加恒定电压和脉冲电压；监测所述脉冲电压的变化情况，根据所述脉冲电压的变化情况确定所述器件的介质层是否被击穿；在确定所述器件的介质层被击穿这一时刻停止施加所述脉冲电压，根据所述介质层的击穿情况确定所述器件最早发生故障的故障点。本发明在器件介质层被击穿的最早时期，能够立即感知到电压的变化，并立即停止施加电压。此时器件介质层击穿损坏不严重，可根据损坏情况精确定位器件最早发生故障的故障点的位置，从而分析出导致失效的具体原因，促进设计改进和制造工艺改进。
-
公开(公告)号：CN112216745B
公开(公告)日：2021-03-09
申请号：CN202011433850.2
申请日：2020-12-10
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号： H01L29/78 , H01L29/08 , H01L29/40 , H01L29/423 , H01L21/336
摘要： 本发明提供一种高压非对称结构LDMOS器件及其制备方法。该LDMOS器件包括：漂移区和体区；漂移区的表面划分有第一区域和第二区域；体区的表面划分有第三区域和第四区域，第二区域和第四区域被第一栅介质层延伸覆盖；第一栅介质层的表面划分有第七区域，第七区域位于漂移区上方且被第二栅介质层覆盖；第二栅介质层的表面划分有第六区域和第五区域，第五区域以及第七区域以外的第一栅介质层被多晶硅栅延伸覆盖；漂移区的第一区域由表面向内形成有漏区；体区的第三区域由表面向内形成有源区，漏区深度大于源区深度。双层栅介质结构保障器件在高电压大电流条件下的工作可靠性。漏区结深大于源区结深，有效提升漏区对导电沟道的控制能力。
-
-
-
-
-
-
-
-
-
搜索结果
371 条记录 (耗时 0.065 秒)
