-
公开(公告)号：CN103265021A
公开(公告)日：2013-08-28
申请号：CN201310207387.3
申请日：2013-05-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种层数可控石墨烯的生长方法，至少包括以下步骤：1）提供一Cu衬底，在所述Cu衬底上形成一Ni层；2）采用离子注入法在所述Ni层中注入C；3）对步骤2）形成的结构进行退火处理使得所述Cu衬底中的部分Cu进入所述Ni层中形成Ni-Cu合金，而Ni层中注入的C被进入所述Ni层中的Cu从Ni层中挤出，在所述Ni-Cu合金表面重构形成石墨烯。本发明获得的石墨烯薄膜具有质量好、大尺寸且层数可控的优势，且易于转移。另外，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺，本发明的层数可控石墨烯的生长方法将能更快地推动石墨烯在半导体工业界的广泛应用。
-
公开(公告)号：CN103247520A
公开(公告)日：2013-08-14
申请号：CN201210026563.9
申请日：2012-02-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/265 , H01L21/02
Abstract: 本发明提供一种基于控制离子注入的能量来制备石墨烯的方法。根据本发明的方法，首先，基于至少一种注入能量向催化衬底注入碳离子；随后，对已注入碳离子的催化衬底进行退火处理以使注入的碳离子析出，并在所述催化衬底表面形成至少一层石墨烯薄膜层；最后，去除所述已形成至少一层石墨烯薄膜层的结构的催化衬底以获得至少一层石墨烯薄膜层。本法所制备出的石墨烯薄膜质量好、尺寸大、且层数可控；相比于SiC升华法，本法制备的石墨烯易于转移；相比与化学气相沉积法，本法制备的石墨烯层数可控。
-
公开(公告)号：CN103165420A
公开(公告)日：2013-06-19
申请号：CN201110418827.0
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/205
Abstract: 本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层；其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜；而后多次重复外延所述双层薄膜，在所述弛豫Si1-xGex层上制备出超晶格；接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
公开(公告)号：CN103137539A
公开(公告)日：2013-06-05
申请号：CN201110383801.7
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/06
Abstract: 本发明提供一种绝缘体上Si/CoSi2衬底材料及其制备方法，通过Co与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN103137538A
公开(公告)日：2013-06-05
申请号：CN201110383797.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
Patent Agency Ranking
公开(公告)号：CN103050432A
公开(公告)日：2013-04-17
申请号：CN201210559663.8
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法，先通过外延技术和离子注入技术形成半导体衬底、GaAs层结构，所述半导体衬底中具有H离子或/及He离子注入层，且所述半导体衬底为Ge、Ge/Si、Ge/GeSi/Si或GOI衬底；于所述GaAs层表面形成第一SiO2层；键合一表面具有第二SiO2层的Si衬底，进行第一退火加强键合，进行第二退火使所述注入层剥离；采用XeF2气体腐蚀以去除GaAs层表面残留的半导体衬底，获得GaAsOI结构；采用类似的方案可以获得高质量的Ⅲ-ⅤOI结构。本发明通过分子束外延或超高真空化学气相沉积的手段，获得高质量的GaAs层及Ⅲ-Ⅴ半导体层；采用高选择性气体腐蚀的方法，可以有效地将通过智能剥离后的残留半导体衬底去除的同时保持GaAs层的完整性，从而有效地制备出高质量的GaAsOI或Ⅲ-ⅤOI。
-
公开(公告)号：CN103021812A
公开(公告)日：2013-04-03
申请号：CN201210559716.6
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762
Abstract: 本发明提供一种Ⅲ-ⅤOI结构的制备方法，至少包括以下步骤：1）提供一半导体衬底，于所述半导体衬底表面形成GaAs层，于所述GaAs层表面形成Ⅲ-Ⅴ半导体层，于所述Ⅲ-Ⅴ半导体层表面形成第一SiO2层，所述半导体衬底为Ge、Ge/Si及Ge/GeSi/Si衬底的一种；2）提供一表面具有第二SiO2层的Si衬底，键合所述第一SiO2层及第二SiO2层；3）采用XeF2气体腐蚀以去除所述半导体衬底，获得GaAs层/Ⅲ-Ⅴ半导体层/SiO2层/Si衬底结构。本发明具有以下有益效果：通过分子束外延或超高真空化学气相沉积的手段可以获得高质量的Ⅲ-Ⅴ半导体层；通过高选择性气体腐蚀的方法制备Ⅲ-ⅤOI，可以有效地将半导体衬底去除的同时保持了Ⅲ-Ⅴ半导体层完整性，从而有效地制备出高质量的Ⅲ-ⅤOI。
-
公开(公告)号：CN102874801A
公开(公告)日：2013-01-16
申请号：CN201210390882.8
申请日：2012-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种石墨烯的制备方法，在氢气和惰性气氛下将半导体基底加热至810~910℃，保持该温度不变且通入碳源，采用化学气相沉积的方法在所述半导体基底表面进行反应，反应完毕后关闭碳源，并在氢气和惰性气氛下冷却至室温，完成在所述半导体基底表面制备石墨烯。相较于采用化学气相沉积在传统基底表面生长石墨烯而言，本发明直接在半导体材料表面合成制备石墨烯，简化了石墨烯制备工艺；同时，通过调节反应参数，可制备大尺寸、层数可控且无缺陷高质量石墨烯薄膜；另外，本发明与半导体工业相兼容，将能更快地推动石墨烯在半导体工业界的广泛应用。
-
公开(公告)号：CN102842495A
公开(公告)日：2012-12-26
申请号：CN201210376802.3
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
公开(公告)号：CN102790004A
公开(公告)日：2012-11-21
申请号：CN201110125558.9
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/84 , H01L21/76224 , H01L21/76283 , H01L21/823807 , H01L21/823878
Abstract: 本发明公开了一种全隔离混合晶向SOI衬底的制备方法，以及基于该方法的CMOS集成电路制备方法。本发明提出的全隔离混合晶向SOI衬底制备方法，采用SiGe层作为第一晶向外延的虚拟衬底层，从而可以形成第一晶向的顶层应变硅；采用多晶硅支撑材料作为连接第一晶向的顶层应变硅与第二晶向的顶层硅的支撑，从而可去除第一晶向顶层应变硅下方的SiGe层，填充绝缘材料形成绝缘埋层。该方法形成的顶层硅和绝缘埋层厚度均匀、可控，窗口内形成的应变硅与窗口外的顶层硅具有不同晶向，可分别为NMOS及PMOS提供更高的迁移率，从而提升了CMOS集成电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
246
records
(took 0.045 seconds)
