基于粗粒度可重构架构的SM3算法轮迭代系统及迭代方法

    公开(公告)号:CN109672524A

    公开(公告)日:2019-04-23

    申请号:CN201811514910.6

    申请日:2018-12-12

    Abstract: 本发明公开一种基于粗粒度可重构架构的SM3算法轮迭代系统及迭代方法,迭代系统包括系统总线、可重构处理器和微处理器,可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆和4个可重构阵列块,配置单元进线口经系统总线与微处理器连接,出线口与各可重构阵列块连接;输入先进先出寄存器组经系统总线与微处理器连接;4个可重构阵列块分别与输入/输出先进先出寄存器组、通用寄存器堆连接;4个可重构阵列块之间经通用寄存器堆进行数据储存、读取和传递;输出先进先出寄存器组经系统总线与微处理器连接。此种技术方案在支持一定的灵活性的同时,通过提高对DES算法的并行度以及优化流水线等实现SM3算法的高效运算。

    一种低延时低消耗数字基带信号的实现方法

    公开(公告)号:CN106534013B

    公开(公告)日:2019-04-16

    申请号:CN201610921873.5

    申请日:2016-10-21

    Inventor: 张轩 刘昊 陈志强

    Abstract: 本发明公开了一种低延时低消耗数字基带信号的实现方法,包括以下步骤:通过高斯滤波器,将二进制信号滤波成型,产生光滑无高频分量的信号;通过积分模块不断实现相位的累加,实现幅度到相位上的映射,产生对应的相位值;利用CORDIC算法,实现相位与幅度的转换,最终实现GFSK基带信号。该发明针对常规的蓝牙数字基带信号生成的局限性,成功解决了速度、面积、精度之间的制约关系,打破了角度覆盖范围的限制,使角度收敛范围得到改善。

    一种基于FPGA的计算优化的卷积神经网络加速器

    公开(公告)号:CN109598338A

    公开(公告)日:2019-04-09

    申请号:CN201811493592.X

    申请日:2018-12-07

    Abstract: 本发明公开一种基于FPGA的计算优化的卷积神经网络加速器,包括AXI4总线接口、数据缓存区、预取数据区、结果缓存区、状态控制器及PE阵列;数据缓存区用于缓存通过AXI4总线接口从外部存储器DDR中读取的特征图数据、卷积核数据和索引值;预取数据区用于从特征图子缓存区预取需要并行输入PE阵列的特征图数据;结果缓存区用于缓存每行PE的计算结果;状态控制器用于控制加速器工作状态,实现工作状态间的转换;PE阵列用于读取预取数据区和卷积核子缓存区中的数据进行卷积操作。此种加速器利用参数稀疏性、重复权重数据和激活函数Relu的特性,提前结束冗余计算,减少计算量,并通过减少访存次数来降低能耗。

    一种二元扩域椭圆曲线的标量乘法及其实现电路

    公开(公告)号:CN109144472A

    公开(公告)日:2019-01-04

    申请号:CN201810783678.X

    申请日:2018-07-17

    Inventor: 曹鹏 尹玲

    CPC classification number: G06F7/544

    Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路,属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据,对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标,再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现,最大程度地利用标量乘法算法中的并行度,达到最快的计算速度,同时提升了乘法器的资源利用率。

    一种基于积分判定的低功耗蓝牙系统接收机自动增益控制方法

    公开(公告)号:CN106533463B

    公开(公告)日:2018-12-04

    申请号:CN201610836356.8

    申请日:2016-09-20

    Abstract: 本发明公开了一种基于积分判定的低功耗蓝牙系统接收机自动增益控制方法,该方法对接收转换后的信号按设定周期进行能量积分,当检测到信号的能量积分值增大时,就判定这段能量积分值增大的信号之后,即将接收到低功耗蓝牙系统数据包的前导码序列;从数据包的前导码序列开始对信号进行能量计算;将计算出的能量值与理想值比较得出差值,进而通过差值补偿来调节可变增益放大器VGA的增益值,实现低功耗蓝牙系统接收机的自动增益控制。该方法具有计算低延迟、消耗资源少、抗干扰能力强、易实现、精度高等优点,适用于低功耗蓝牙系统中前导码比较短的情况,且过程简单,开发成本低。

    一种基于FPGA的通用卷积神经网络加速器

    公开(公告)号:CN108805272A

    公开(公告)日:2018-11-13

    申请号:CN201810413101.X

    申请日:2018-05-03

    CPC classification number: G06N3/063

    Abstract: 本发明公开了一种基于FPGA的通用卷积神经网络加速器,包括MCU、AXI4总线接口、地址生成器、状态控制器、特征图缓存区、卷积核缓存区、卷积计算器以及分段式结果缓存区。卷积加速器采用FPGA实现,并包含N个卷积计算子单元,特征图缓存区和卷积核缓存区分别包含N个特征图子缓存区和N个卷积核子缓存区,每一个卷积计算子单元对应配置一个特征图子缓存区和一个卷积核子缓存区。卷积计算器读取特征图缓存区和卷积核缓存区中的数据进行卷积计算,并将相邻卷积计算子单元的计算结果进行多级累加,分段式结果缓存区用于存放卷积计算器输出的各级累加结果。本发明能够支持各种卷积神经网络结构,通用性好,对片上存储资源需求较少,通信开销小。

    窄带物联网无线链路协议子层AM实体数据传输自适应方法

    公开(公告)号:CN108650258A

    公开(公告)日:2018-10-12

    申请号:CN201810438221.5

    申请日:2018-05-09

    Inventor: 赵炯 刘昊 姚国良

    CPC classification number: H04L69/03 H04L69/324

    Abstract: 本发明公开一种窄带物联网无线链路协议子层AM实体数据传输自适应方法,包括如下步骤:步骤1,AM接收实体获取当前发送的状态报告NACK数量n;步骤2,AM接收实体根据NACK数量n、重排序定时器t_reordering和系统允许最大传输时延计算并更新状态禁止定时器t_StatusProhibit参数的值;步骤3,AM传输实体根据滑动窗长度、信道传输速率s和轮询重传定时器t_PollRetransmit计算触发轮询的阀值,并与当前的发送缓存器中PDU的个数作比较,若大于则触发轮询。此种方法可解决数据传输过程中的吞吐量低、大时延和滑动窗阻塞等问题。

    一种集成自举的高压驱动芯片及其工艺结构

    公开(公告)号:CN105827223B

    公开(公告)日:2018-10-12

    申请号:CN201610098736.6

    申请日:2016-02-23

    Abstract: 本发明公开了一种集成自举的高压驱动芯片及其工艺结构,巧妙地利用高压电平移位电路中通过集成工艺实现的寄生的高压二极管对自举电容进行充电,高压电平移位电路的电源端为高侧浮动电源VB,参考地为浮动电压PGD。PGD由自举控制电路进行控制,VB和PGD之间设有第一寄生二极管和第二寄生二极管,自举控制电路由高侧信号和低侧信号控制,当低侧输出信号LO为高电平且高侧输出信号HO为低电平,或者当低侧输出信号LO为低电平且高侧输出信号HO为低电平时,自举控制电路的输出PGD为高电平VCC,VCC通过第一寄生二极管和第二寄生二极管对外部自举电容进行单向充电。本发明充电速度快、充电效率高、电路结构简单、成本低。

Patent Agency Ranking