公开(公告)号：CN118263204A

公开(公告)日：2024-06-28

申请号：CN202410273432.3

申请日：2024-03-11

Applicant: 西安电子科技大学

Inventor： 武玫 ,  李仕明 ,  杨凌 ,  杨博文 ,  马晓华 ,  张濛 ,  侯斌 ,  郝跃

IPC: H01L23/367 ,  H01L23/373 ,  H01L29/06 ,  H01L21/335 ,  H01L29/772

Abstract: 本发明涉及一种直接键合的金刚石基氮化镓晶体管及其制备方法，其中，晶体管包括：第一金刚石层、第一Si纳米层、外延结构、电极结构、介质层、第二Si纳米层、第二金刚石层，其中，所述第一Si纳米层位于所述第一金刚石层的表面；所述外延结构位于所述第一Si纳米层的表面；所述电极结构位于所述外延结构的表面；所述介质层位于所述外延结构的表面，且覆盖所述电极结构；所述第二Si纳米层位于所述介质层的表面；所述第二金刚石层位于所述第二Si纳米层的表面。通过第一Si纳米层将第一金刚石层键合在器件的一端，并通过第二Si纳米层将第二金刚石层键合在器件的另一端，使得器件能够通过两端同时散热，增加了散热路径，提高了散热效率。

公开(公告)号：CN117790561A

公开(公告)日：2024-03-29

申请号：CN202311571110.9

申请日：2023-11-22

Applicant: 西安电子科技大学

Inventor： 张濛 ,  时春州 ,  杨凌 ,  于谦 ,  武玫 ,  宓珉瀚 ,  侯斌 ,  马晓华

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/10

Abstract: 本发明公开了一种采用凸型双沟道结构的高线性射频功率器件及制备方法，器件包括：自下而上依次包括衬底层、缓冲层、下沟道层、下背势垒层、上沟道层和上背势垒层；源电极和漏电极，分别位于上背势垒层上；电隔离区，位于器件的两端，且邻接源电极和漏电极；钝化层，位于源电极、漏电极、上背势垒层，以及电隔离区上；若干凸型Fin结构，每个凸型Fin结构包括第一部分和第二部分，第一部分的Fin宽小于第二部分的Fin宽；其中，每个第一部分贯穿钝化层且包括上背势垒层和上沟道层，每个第二部分包括下背势垒层和部分下沟道层；栅电极，位于每个凸型Fin结构的外围，及下沟道层、下背势垒层上上。本发明器件为具有高线性度的双沟道器件。

公开(公告)号：CN117613077A

公开(公告)日：2024-02-27

申请号：CN202311549599.X

申请日：2023-11-20

Applicant: 西安电子科技大学

Inventor： 张濛 ,  于谦 ,  杨凌 ,  董洁 ,  武玫 ,  宓珉瀚 ,  芦浩 ,  马晓华

IPC: H01L29/76 ,  H01L21/334

Abstract: 本发明公开了一种基于氮化镓热电子晶体管与大电阻一体化的共射极放大器及制备方法，共射极放大器包括：自下而上依次包括衬底层、第一N型掺杂GaN层、Fe掺杂GaN层、AlGaN集电极势垒层、GaN基区、AlN发射极势垒层、第二N型掺杂GaN层；衬底层、第一N型掺杂GaN层、Fe掺杂GaN层和AlGaN集电极势垒层长度相等，GaN基区和AlN发射极势垒层长度相等；AlGaN集电极势垒层长度大于AlN发射极势垒层长度，AlN发射极势垒层长度大于第二N型掺杂GaN层长度；发射极、基极、集电极分别位于第一N型掺杂GaN层、AlN发射极势垒层、AlGaN集电极势垒层上。本发明共射极放大器集成度高、成本低。

公开(公告)号：CN117457495A

公开(公告)日：2024-01-26

申请号：CN202311567963.5

申请日：2023-11-22

Applicant: 西安电子科技大学

Inventor： 张濛 ,  于谦 ,  杨凌 ,  宓珉瀚 ,  武玫 ,  侯斌 ,  马晓华

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/10

Abstract: 本发明公开了一种采用T型双沟道结构的高线性器件及其制作方法，包括：获取自下而上包括SiC衬底、GaN缓冲层、第一GaN沟道层、第一AlGaN背势垒层、第二GaN沟道层、第二AlGaN背势垒层的外延结构；在第二AlGaN背势垒层分别形成源电极和漏电极；刻蚀第二AlGaN背势垒层直至第一AlGaN背势垒层形成T型Fin结构的上部；继续刻蚀第一AlGaN背势垒层直至第一GaN沟道层内，及刻蚀T型Fin结构的上部的正下方的第一AlGaN背势垒层和第一GaN沟道层形成对应T型Fin结构的下部；在T型Fin结构的外围，及第一GaN沟道层表面形成栅电极。本发明可以制作得到具有高线性度的器件。

公开(公告)号：CN113594226B

公开(公告)日：2024-01-23

申请号：CN202110769587.2

申请日：2021-07-07

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  刘思佳 ,  宓珉瀚 ,  王鹏飞 ,  张濛 ,  侯斌 ,  杨凌 ,  周雨威

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/778 ,  H01L21/336

Abstract: 本发明涉及一种基于平面纳米线沟道的高线性HEMT器件及制备方法，该高线性HEMT器件包括：衬底层；缓冲层，位于衬底层上；源电极，位于缓冲层的一端；漏电极，位于缓冲层的另一端；势垒层，位于缓冲层上，且位于源电极和漏电极之间，其中，势垒层上设置有沿栅宽方向间隔排列的由离子注入形成的若干纳米线结构，若干纳米线结构与未注入区域具有不同的栅控能力以形成不同的阈值电压；栅电极，位于势垒层上且位于若干纳米线结构上。本实施例通过离子注入形成沿栅宽方向间隔排列的纳米线结构，可以形成不同的阈值电压，因此按照特定的结构参数将器件并联，能够实现器件多阈值耦合，使器件沿栅宽方向逐步开启，进而改善器件的线性度。

公开(公告)号：CN114496934B

公开(公告)日：2023-11-28

申请号：CN202210090171.2

申请日：2022-01-25

Applicant: 西安电子科技大学

Inventor： 武玫 ,  李仕明 ,  杨凌 ,  王平 ,  侯斌 ,  张濛 ,  吕玲 ,  马晓华 ,  郝跃

IPC: H01L21/8258 ,  H01L27/088

Abstract: 本发明公开了一种GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法，该方法包括：提供外延产品，并在AlGaN势垒层上生长SiN介质层和金刚石层；刻蚀去除部分金刚石层后，在SiN介质层刻蚀源电极槽和漏电极槽，并制作HEMT器件的第一源、漏电极；对金刚石层进行氢终端处理，并在氢终端金刚石上制作MOSFET器件的第二源、漏电极；在氢终端金刚石上沉积Al2O3，形成栅介质层；在SiN介质层上制作HEMT器件的第一栅电极；在栅介质层上制作MOSFET器件的第二栅电极。本发明实现了n型GaN HEMT与p型金刚石MOSFET两种器件的异质集成，有利于减小器件体积，提高集成度，为高温CMOS应用提供解决方案；同时调制了GaN HEMTs的热产生分布，提升器件散热能力。

公开(公告)号：CN116867261A

公开(公告)日：2023-10-10

申请号：CN202310581183.X

申请日：2023-05-22

Applicant: 西安电子科技大学

Inventor： 侯斌 ,  杨凌 ,  王博麟 ,  牛雪锐 ,  马晓华 ,  张濛 ,  武玫 ,  芦浩 ,  郝跃

IPC: H10B10/00 ,  H01L29/20 ,  H01L29/423 ,  H01L29/49 ,  H01L29/10

Abstract: 本发明公开了一种基于GaN基凹槽MIS结构的SRAM芯片，包括：第一反相器包括晶体管P1和N1；P1和N1的栅极相连形成第一反相器的输入端，漏极相连形成第一反相器的输出端；第二反相器包括晶体管P2和N2；P2和N2的栅极相连形成第二反相器的输入端，漏极相连形成第二反相器的输出端；第一控制读写晶体管的栅极连接字线，源极连接第一位线，漏极连接第一反相器的输出端以及第二反相器的输入端；第二控制读写晶体管的栅极连接字线，源极连接第二位线，源极连接第二反相器的输出端以及第一反相器的输入端；P1和P2均为P沟道增强型异质结晶体管；其余晶体管均为N沟道增强型异质结晶体管。

公开(公告)号：CN116190230A

公开(公告)日：2023-05-30

申请号：CN202310219302.7

申请日：2023-03-08

Applicant: 西安电子科技大学

Inventor： 武玫 ,  孙浩伦 ,  马晓华 ,  王平 ,  杨凌 ,  侯斌 ,  张濛 ,  郝跃

IPC: H01L21/335 ,  H01L29/06 ,  H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L23/367 ,  H01L23/373

Abstract: 本发明涉及一种基于循环刻蚀技术的多晶金刚石薄膜与GaN HEMT集成制备方法，包括：在AlGaN/GaN外延片上依次生长介质层、金刚石散热层和硬掩模层；采用循环刻蚀技术在源极区域、漏极区域和台面隔离区域内循环刻蚀掉硬掩模层和金刚石散热层，并刻蚀掉介质层，形成源电极图形、漏电极图形和台面隔离图形；在源电极图形内制备源电极，在漏电极图形内制备漏电极；刻蚀台面隔离图形内的AlGaN势垒层和部分GaN缓冲层，形成台面隔离；采用循环刻蚀技术在栅极区域内循环刻蚀掉硬掩模层和金刚石散热层，并刻蚀掉介质层，形成栅电极图形；在栅电极图形内制备栅电极。该方法消除了微掩膜以及金刚石毛刺，得到了平滑的表面。

公开(公告)号：CN116110788A

公开(公告)日：2023-05-12

申请号：CN202310259525.6

申请日：2023-03-16

Applicant: 西安电子科技大学

Inventor： 武玫 ,  孙浩伦 ,  马晓华 ,  王平 ,  杨凌 ,  侯斌 ,  张濛 ,  郝跃

IPC: H01L21/335 ,  H01L29/778

Abstract: 本发明公开了一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法，包括：在外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜；采用循环刻蚀工艺在源区、漏区、栅区和台面电隔离区域内循环刻蚀掉SiN硬掩模和金刚石薄膜；采用湿法刻蚀对暴露出的SiN介质和剩余的SiN硬掩模进行刻蚀；在AlGaN势垒层上分别制备源电极和漏电极；在AlGaN势垒层上制备栅电极；其中刻蚀液包括：氢氟酸、氟化铵和水的混合溶液。本发明可有效去除微掩膜以及金刚石毛刺并保护AlGaN势垒层免受损伤。

公开(公告)号：CN112768508B

公开(公告)日：2023-03-28

申请号：CN202110084430.6

申请日：2021-01-21

Applicant: 西安电子科技大学

Inventor： 何云龙 ,  马晓华 ,  杨凌 ,  王冲 ,  郑雪峰 ,  郝跃

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/423 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明涉及一种背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法，其中HEMT器件包括：自下而上依次层叠设置的衬底、P‑GaN层、GaN沟道层和AlGaN势垒层；源电极，设置在AlGaN势垒层上的一侧；漏电极，设置在AlGaN势垒层上的另一侧，且与源电极相对设置；源电极与漏电极之间的部分厚度的衬底、P‑GaN层、GaN沟道层和AlGaN势垒层，形成鳍形结构；栅电极，位于源电极与漏电极之间，覆盖鳍形结构垂直于衬底的两个侧面以及鳍形结构的顶面，栅电极与P‑GaN层之间形成欧姆接触；栅介质层，设置在栅电极与鳍形结构之间。本发明的背栅全控型AlGaN/GaN异质结增强型功率HEMT器件，采用P‑GaN层与栅金属形成背栅的方式，调节AlGaN/GaN异质结栅极电场，有利于提高器件的击穿电压。