-
公开(公告)号：CN103098140B
公开(公告)日：2016-05-25
申请号：CN201180041595.X
申请日：2011-08-30
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 构成移位寄存器的单元电路（11）包括：晶体管（T2），向该晶体管（T2）的漏极端子提供时钟信号（CK），该晶体管的源极端子与输出端子（OUT）相连接；晶体管（T9），若被提供激活状态的全导通控制信号（AON），则该晶体管（T9）向输出端子（OUT）输出导通电压，而若被提供非激活状态的全导通控制信号（AONB），则停止所述导通电压的输出；晶体管（T1），若被提供非激活状态的全导通控制信号（AONB），则该晶体管（T1）基于输入信号（IN）来向晶体管（T2）的控制端子提供导通电压；以及晶体管（T4），若被提供激活状态的全导通控制信号（AON），则该晶体管（T4）向晶体管（T2）的控制端子提供截止电压。由此，提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。
-
公开(公告)号：CN105493195A
公开(公告)日：2016-04-13
申请号：CN201480041198.6
申请日：2014-07-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3648 , G09G2310/0286 , G09G2310/08 , G11C19/28
Abstract: 本发明的移位寄存器是将多个单位电路级联连接而成的移位寄存器，上述单位电路具备：第1输出晶体管，其电流路连接到被提供第1时钟信号的时钟端子与输出端子之间；第2输出晶体管，其电流路连接到上述输出端子与规定电位节点之间；设定部，其在控制信号为激活的情况下，将上述输出端子的信号电平设定为规定的信号电平；第1输出控制部，其在上述控制信号为激活的情况下，将上述控制信号的信号电平提供给上述第1输出晶体管的控制电极从而使上述第1输出晶体管截止；以及第2输出控制部，其在上述控制信号为激活的情况下，使上述第2输出晶体管截止。
-
公开(公告)号：CN103081361B
公开(公告)日：2015-11-25
申请号：CN201180041694.8
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K19/003 , H03K19/0175 , H03K19/094
CPC classification number: H02J4/00 , H03K3/356008 , H03K3/356026 , H03K19/01714 , H03K19/01735 , Y10T307/50
Abstract: 本信号处理电路包括：第一及第二输入端子；输出端子；第一输出部，该第一输出部包含自举电容，并与第二输入端子及输出端子相连接；第二输出部，该第二输出部与上述第一输入端子、第一电源以及输出端子相连接；以及电荷控制部，该电荷控制部与上述第一输入端子相连接，并对上述自举电容的电荷进行控制，上述电荷控制部与第一输出部经由将两者之间进行电连接或者切断的中继部相连接，上述电荷控制部中设置有与第二电源相连接的电阻。由此，能够提高自举型信号处理电路的可靠性。
-
公开(公告)号：CN102741937B
公开(公告)日：2015-11-25
申请号：CN201180007991.0
申请日：2011-02-10
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 一种移位寄存器，其包括多级的包含触发器的单位电路，各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，在上述触发器中设置有：第一开关和第二开关（11、12）；以及将被输入的信号锁存而作为触发器的输出的锁存电路（LC），并且第一移位方向信号（UD）经由第一开关（11）输入锁存电路（LC），且第二移位方向信号（UDB）经由第二开关（12）输入锁存电路（LC），在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子。由此，能够减少移位寄存器的元件数，实现移位寄存器的小型化和低成本化。
-
公开(公告)号：CN102576517B
公开(公告)日：2014-11-19
申请号：CN201080046262.1
申请日：2010-06-04
Applicant: 夏普株式会社
CPC classification number: G09G3/3614 , G09G3/3655 , G09G2310/0267
Abstract: 在进行CC驱动的显示装置，将在列方向将视频信号的分辨率转换为2倍进行显示的第一模式，切换为以视频信号的分辨率进行显示的第二模式。在第一模式，向与相邻的2条扫描信号线对应的在列方向相邻的2个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使被写入像素电极的信号电位的变化方向按每相邻的2行而不同(2线反转驱动)。在第二模式，使被写入像素电极的信号电位的变化方向按每相邻的1行而不同(1线反转驱动)。提供如下的显示驱动电路：在进行CC驱动的显示装置，能够不引起显示品质的下降地在第一模式与第二模式之间相互切换，该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式，该第二模式是将视频信号的分辨率转换为m倍(m是与n不同的整数)进行显示的模式。
-
Patent Agency Ranking
公开(公告)号：CN101868919B
公开(公告)日：2014-05-07
申请号：CN200880116731.5
申请日：2008-08-19
Applicant: 夏普株式会社
IPC: H03K19/0175 , G09G3/20 , G09G3/36 , H03F1/02 , H03F1/56 , H03K17/687 , H03K19/0185 , H03K19/094
CPC classification number: G09G3/3677 , G09G2310/0291 , G09G2330/021 , H03K19/0013 , H03K19/01714 , H03K19/018507 , H03K19/09441
Abstract: 具备：缓冲器部(32)，其具有包括相互串联连接的n沟道型的2个晶体管(4、6)的第1串联电路、包括相互串联连接的n沟道型的2个晶体管(5、7)的第2串联电路以及电容(101)；和反转信号生成部(31)，其仅采用n沟道型的沟道极性的晶体管(1～3)构成，生成输入信号的反转信号，输入信号输入到晶体管(6)的栅极和晶体管(7)的栅极，由反转信号生成部(31)生成的反转信号输入到晶体管(4)的栅极，从第2串联电路的2个晶体管彼此的连接点(OUT)输出输出信号，由此实现包括单极性沟道晶体管、能够抑制消耗电流并且加大负载的驱动能力的单相输入的缓冲器。
-
公开(公告)号：CN102460553B
公开(公告)日：2014-04-16
申请号：CN201080025042.0
申请日：2010-02-23
Applicant: 夏普株式会社
CPC classification number: G09G3/3655 , G09G3/3614 , G09G3/3677 , G09G2300/0852 , G09G2300/0876
Abstract: 本发明是驱动设置有CS总线(15)的液晶显示面板(10)的显示驱动电路，具有包含与栅极线(12)的各条对应设置的多级的移位寄存器电路(SR)的移位寄存器(栅极线驱动电路(30))，与各级移位寄存器电路(SR)对应地各设置一个闩锁电路(CSL)，并在闩锁电路(CSL)中输入极性信号(CMI)，当在移位寄存器电路(SRn)中生成的内部信号(Mn)成为有效时，与该级对应的闩锁电路(CSLn)获取极性信号(CMI)并将其保持，作为CS信号，将闩锁电路(CSLn)的输出(CSOUTn)供给到CS总线，在移位寄存器电路(SRn)生成的内部信号(Mn)在显示视频的最初垂直扫描期间之前成为有效。因此，能够不增大电路面积地提高电源投入时的显示品质。
-
公开(公告)号：CN101785065B
公开(公告)日：2013-05-15
申请号：CN200880103468.6
申请日：2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相的时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平的期间内，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。通过这样，可获得能够不流过贯通电流而通常将输出信号(OUT)固定为低电平的低功耗的移位寄存器。
-
公开(公告)号：CN101779252B
公开(公告)日：2013-05-15
申请号：CN200880103414.X
申请日：2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此，获得一种移位寄存器，该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉，面积小且功耗低。
-
公开(公告)号：CN103081361A
公开(公告)日：2013-05-01
申请号：CN201180041694.8
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K19/003 , H03K19/0175 , H03K19/094
CPC classification number: H02J4/00 , H03K3/356008 , H03K3/356026 , H03K19/01714 , H03K19/01735 , Y10T307/50
Abstract: 本信号处理电路包括：第一及第二输入端子；输出端子；第一输出部，该第一输出部包含自举电容，并与第二输入端子及输出端子相连接；第二输出部，该第二输出部与上述第一输入端子、第一电源以及输出端子相连接；以及电荷控制部，该电荷控制部与上述第一输入端子相连接，并对上述自举电容的电荷进行控制，上述电荷控制部与第一输出部经由将两者之间进行电连接或者切断的中继部相连接，上述电荷控制部中设置有与第二电源相连接的电阻。由此，能够提高自举型信号处理电路的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.029 seconds)
