基于滑动窗口和统计信息的电源电压故障诊断方法

    公开(公告)号:CN104049221B

    公开(公告)日:2016-08-24

    申请号:CN201410323380.2

    申请日:2014-07-08

    Abstract: 基于滑动窗口和统计信息的电源电压故障诊断方法,涉及电源电压故障诊断技术。它是为解决现有电源电压故障诊断方法的准确度和诊断效率低的问题。首先对电源电压工作状态的统计信息进行计算,确定所有工作状态对应的统计均值{m1,m2,m3,…,ms}和统计标准差{d1,d2,d3,…,ds},连续采集实际卫星电源电压数据,形成滑动窗口数据V并计算其统计均值mv和标准差dv,计算dv与di的最小距离Rj,当|mv??mj|

    VxWorks操作系统下CPCI总线开关量输出功能单元驱动程序设计方法

    公开(公告)号:CN103677856A

    公开(公告)日:2014-03-26

    申请号:CN201410004985.5

    申请日:2014-01-07

    Abstract: VxWorks操作系统下CPCI总线开关量输出功能单元驱动程序设计方法,属于开关量输出模块驱动程序开发领域。针对背景技术提出的总线开关量输出功能模块在测试过程中需要驱动开发人员抽象出设备的数据结构,完成设备的创建及设备驱动程序的安装,过程比较复杂,给驱动开发人员带来了很多不便的问题。开关量输出功能模块运行在CPCI机箱中,应用程序运行在控制计算机上,通过CPCI总线实现对开关量输出功能模块的控制,开关量输出功能模块的驱动程序设计主要包括初始化设备,功能函数接口的实现及封装。在驱动开发的过程中,不涉及到传统开关量输出功能模块的设备数据结构的设计、设备创建及驱动安装,降低了驱动开发人员的开发难度。

    基于FPGA的IRIG-B码编码译码系统及其编码译码方法

    公开(公告)号:CN103346804A

    公开(公告)日:2013-10-09

    申请号:CN201310325158.1

    申请日:2013-07-30

    Abstract: 基于FPGA的IRIG-B码编码译码系统及其编码译码方法,属于通信技术领域。本发明解决了现有的IRIG-B码的处理系统需要外部的IRIG-B码的信号源才能完成对译码系统的自检,译码功能的准确性无法得到检验的问题。基于FPGA的IRIG-B码编码译码系统包括GPS/北斗双系统模块、FPGA、单片机、DAC芯片、比较器芯片、上位机和PCI转接卡,GPS/北斗双系统模块、FPGA、单片机、DAC芯片和比较器芯片集成在板卡上,该板卡通过PCI转接卡与上位机相连,方法为:单片机将接收到的时间信息进行译码,然后输入到FPGA的DC码编码控制逻辑模块和AC码编码控制逻辑模块进行DC码和AC码的编码,编码完成之后通过外部环回把DC码和AC码分别输入到FPGA的进行译码,译码的结果上传到上位机。本发明适用于IRIG-B码编码译码系统。

    一种应用于PowerPC最小系统的引导装置及引导方法

    公开(公告)号:CN102799466A

    公开(公告)日:2012-11-28

    申请号:CN201210239097.2

    申请日:2012-07-11

    Abstract: 一种应用于PowerPC最小系统的引导装置及引导方法,涉及一种引导装置及引导方法。它解决了在没有仿真器时,PowerPC最小系统的引导过程复杂、引导时间长的问题。其装置:PowerPC的片选信号输出端通过CPLD连接Data Flash芯片的片选信号输入端;PowerPC的写使能和输出使能信号端分别通过总线收发芯片和CPLD与Data Flash芯片的写使能和输入使能信号端连接;PowerPC的地址数据总线端通过总线收发芯片与Data Flash芯片的地址数据总线端连接;PowerPC的数据输出或输入端通过总线收发芯片与Data Flash芯片的数据输入或输出端连接。其方法:在PowerPC最小系统引导调试后,采用Data Flash芯片对PowerPC最小系统进行引导。本发明适用于PowerPC最小系统。

    基于FPGA的外扩DDR2的读写方法及基于FPGA的外扩DDR2颗粒存储器

    公开(公告)号:CN102789424A

    公开(公告)日:2012-11-21

    申请号:CN201210244513.8

    申请日:2012-07-16

    Abstract: 基于FPGA的外扩DDR2的读写方法及基于FPGA的外扩DDR2颗粒存储器,属于存储介质领域,本发明为解决现有DDR2数据存储技术不具有通用性的问题。本发明对于高速数据采集、高速通讯和数字信号处理中产生的大批量的数据,通过FPGA的处理和转换,存储在大容量的DDR2存储单元中,并在提出请求时读出。存储和读取的控制信号由FPGA中的DDR2控制逻辑完成,当外部器件或FPGA中其他逻辑模块提出读写请求时,DDR2控制逻辑将请求信号转换为DDR2颗粒的控制信号,并且将读写数据和地址进行相应的转换,与DDR2进行数据交换。硬件设计的核心部分为FPGA内部的逻辑设计,该部分采用Verilog语言实现。

    基于FSVR-DQN的FI-DAC系统幅频误差校正方法

    公开(公告)号:CN119903352A

    公开(公告)日:2025-04-29

    申请号:CN202411885222.6

    申请日:2024-12-20

    Abstract: 本发明提出基于FSVR‑DQN的FI‑DAC系统幅频误差校正方法,属于时域测试技术领域,解决幅频误差校正中拟合精度不足模糊权重设计复杂、过拟合以及对复杂信号处理的适应性不足的问题,包括:在设定的频率范围内,以固定的频率间隔生成单音信号,通过数字域预处理为每个频率点生成目标波形表,对输入的频域信号进行IFFT变换,得到时域信号;将时序信号输入FI‑DAC系统使用DQN‑SVR算法进行FFT变换,得到频域模拟信号;设定频谱分析仪参数,使用频谱分析仪对频域模拟信号进行采集,分别测试低频子路和高频子路的幅频特性;采集的信号单位由dBm转换为归一化幅值,并根据理想分频信号的幅频特性对采集信号进行对比,提取幅频误差,完成FI‑DAC系统的幅频误差校正。

    面向语境切换的粗粒度可重构架构CTMA及运行方法

    公开(公告)号:CN119336699A

    公开(公告)日:2025-01-21

    申请号:CN202411253926.1

    申请日:2024-09-09

    Abstract: 本发明提出面向语境切换的粗粒度可重构架构CTMA及运行方法,其中粗粒度可重构架构CTMA包括:独立路由网络、CTMA命令接收器模块和全局CTMA控制器模块;全局CTMA控制器模块用于迭代地为每个操作生成跨Tile内存访问命令,并通过顺序连接每个Tile的链总线发送到对应Tiles中;CTMA命令接收器模块用于寄存传入的CTMA命令,并检查接收CTMA命令和已有CTMA命令之间的路由合法性,对发生的冲突进行处理,并对CTMA命令进行本地缓存;独立路由网络用于在本地缓冲的CTMA命令控制下直接执行跨Tile内存访问。本发明实验任务在语境切换后可以直接访问语境切换前的内存分布,无需数据迁移,避免动态资源分配对任务吞吐率的负面影响。

    一种面向语境切换的嵌入式CGRA二级内存设计方法

    公开(公告)号:CN119336670A

    公开(公告)日:2025-01-21

    申请号:CN202411253760.3

    申请日:2024-09-09

    Abstract: 本发明提出一种面向语境切换的嵌入式CGRA二级内存设计方法,包括:步骤1:根据实际多任务需求,确定基础CGRA硬件架构;步骤2:利用开源CGRA建模工具OpenCGRA,在选取的基础CGRA硬件架构基础上,通过PyMTL3语言对CGRA硬件架构进行描述;步骤3:修改OpenCGRA提供的基础组件库Mem,通过PyMTL3语言添加组件,完成每个Tile中数据内存的二级化设计,得到嵌入式CGRA;步骤4:针对二级内存中的有限状态机的所有工作状态进行状态转移、状态输出的时序逻辑设计和状态切换的组合逻辑设计,并用PyMTL3语言进行描述;步骤5:利用OpenCGRA生成可综合的Verilog代码。本发明能够避免任务在语境切换时发生停滞,从而提升任务吞吐率。

    一种基线自适应的辅助动力装置性能趋势分析方法

    公开(公告)号:CN115114770B

    公开(公告)日:2024-04-16

    申请号:CN202210627845.8

    申请日:2022-06-06

    Abstract: 本发明提出了一种基线自适应的辅助动力装置性能趋势分析方法,首先,构建可以用来度量不同退化特征样本之间相似性的特征,以此为基础,在整个机队搜索与之相似的轨迹以完成退化轨迹的个性化匹配工作,进而对匹配出的轨迹进行回归,以构建其个性化标准回归模型,计算样本与它的个性化回归模型之间的距离来衡量其性能偏离情况,实现APU性能趋势的有效分析;本发明抑制了个体差异及实际工作环境因素对于APU性能趋势分析的影响;分析的APU性能趋势更能反映APU健康状态的变化特性;提高了APU性能趋势分析的有效性。

Patent Agency Ranking