-
公开(公告)号：CN115765660A
公开(公告)日：2023-03-07
申请号：CN202211488041.0
申请日：2022-11-25
Applicant: 哈尔滨工业大学
Abstract: 一种高精度多量程隔离的模拟信号调理电路，它涉及一种模拟信号调理电路。本发明为了解决现有电路调理方法无法满足高速数据采集、通信和数字信号处理等应用中，系统对高精度、多量程、带滤波和通道间隔离的要求，且无法实现多通道的数据采集与存储的问题。本发明包括增益电路、滤波电路、ADC数模转换电路和隔离电路；增益电路的信号输出端与滤波电路的信号输入端连接，滤波电路的信号输出端与ADC数模转换电路的信号输入端连接，ADC数模转换电路的信号输出端与隔离电路的信号输入端连接。本发明属于电路调理技术领域。
-
Patent Agency Ranking
公开(公告)号：CN119903352A
公开(公告)日：2025-04-29
申请号：CN202411885222.6
申请日：2024-12-20
Applicant: 哈尔滨工业大学
IPC: G06F18/22 , G01R23/16 , G06F18/15 , G06F18/213 , G06N3/092
Abstract: 本发明提出基于FSVR‑DQN的FI‑DAC系统幅频误差校正方法，属于时域测试技术领域，解决幅频误差校正中拟合精度不足模糊权重设计复杂、过拟合以及对复杂信号处理的适应性不足的问题，包括：在设定的频率范围内，以固定的频率间隔生成单音信号，通过数字域预处理为每个频率点生成目标波形表，对输入的频域信号进行IFFT变换，得到时域信号；将时序信号输入FI‑DAC系统使用DQN‑SVR算法进行FFT变换，得到频域模拟信号；设定频谱分析仪参数，使用频谱分析仪对频域模拟信号进行采集，分别测试低频子路和高频子路的幅频特性；采集的信号单位由dBm转换为归一化幅值，并根据理想分频信号的幅频特性对采集信号进行对比，提取幅频误差，完成FI‑DAC系统的幅频误差校正。
-
公开(公告)号：CN115826721A
公开(公告)日：2023-03-21
申请号：CN202211496148.X
申请日：2022-11-25
Applicant: 哈尔滨工业大学
Abstract: 本发明涉及电路方法领域，具体公开了一种FPGA电源配置方法。该电源配置方法包括采用若干片LTM4644电平转换芯片为FPGA供电；LTM4644电平转换芯片的输出引脚依据由通道间相位差形成的输出顺序分别连接FPGA相应上电顺序的输入引脚，且LTM4644电平转换芯片通过改变通道间的并行输出实现输出顺序的改变。本申请仅通过两片LTM4644电平转换芯片与FPGA即实现了对FPGA电源的配置，降低了硬件成本；且可通过LTM4644电平转换芯片通道间的相位差实现对上电顺序的控制，降低了设计的复杂度。
-
公开(公告)号：CN119945433A
公开(公告)日：2025-05-06
申请号：CN202411885717.9
申请日：2024-12-20
Applicant: 哈尔滨工业大学
Abstract: 本发明提出基于SVR‑LWL的FI‑DAC系统峰值非线性幅频误差预校准方法，属于幅频误差校准技术领域，解决传统幅频误差校准方法难以满足实际应用需求，导致通带信号的拟合精度下降以及影响校准效果的问题，包括：步骤1：对FI‑DAC系统的目标输入信号进行预失真处理，采用线性相位的FIR数字滤波器对预失真预处理后的目标输入信号进行理想分频处理，得到高频子路信号和低频子路信号；步骤2：对高频子路信号和低频子路信号进行混频、滤波、模数转换和合路操作输入模拟链路生成宽带信号；步骤3：基于模拟链路中的幅频误差预均衡器对由非线性特性引起的幅频误差进行动态校准，生成经过校准的目标信号波形表并进行输出。
-
公开(公告)号：CN119918492A
公开(公告)日：2025-05-02
申请号：CN202411799721.3
申请日：2024-12-09
Applicant: 哈尔滨工业大学
Abstract: 一种FI‑DAC系统混叠误差抑制的建模方法，它涉及一种建模方法。本发明为了解决现有技术过度依赖数字预校准来补偿系统误差，这种方式不仅计算复杂度高，还占用了大量的计算资源，难以满足实时性应用要求的问题。本发明的步骤包括：步骤1、通过对FI‑DAC系统混叠误差的系统性分析，设计数字域与模拟域联合建模方法；步骤2、引入结合ADMM和SQP算法的频率匹配迭代优化算法，对系统关键频率参数进行优化，降低数字域误差校准的资源消耗，从而提升信号处理的实时性；步骤3、在分布式验证框架下，完成从模块级到完整硬件设计的过渡，优化信道能量分布及阻抗匹配问题；步骤4、通过集成化硬件设计，减少系统复杂性。本发明属于频带交织数模转换技术领域。
-
公开(公告)号：CN119543952A
公开(公告)日：2025-02-28
申请号：CN202411404642.8
申请日：2024-10-10
Applicant: 哈尔滨工业大学
Abstract: 本发明提出面向多DAC并行信号产生技术的相对时间延迟估计方法，属于数字信号处理技术领域，解决信号的非线性相位对信号相对时间延迟估计产生影响的技术问题，包括以下步骤：步骤1：将已知的全频带多音正弦信号输入数字分频滤波器进行分频；步骤2：将分频得到的信号进行组合得到系统的宽带输出信号；步骤3：使用示波器采集宽带输出信号得到系统的输出时域数据，对宽带的输出时域数据进行预处理；步骤4：对预处理后的输出时域数据进行相频响应分析得到系统的全频带相频响应，并输出时域数据的解缠绕图像；步骤5：使用改进RANSAC算法，结合系统的全频带相频响应对预处理后的输出时域数据进行拟合，得到拟合图像和相对时间延迟。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
