公开(公告)号：CN114628313A

公开(公告)日：2022-06-14

申请号：CN202210244099.4

申请日：2022-03-11

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊 ,  亨利·H·阿达姆松 ,  任宇辉

IPC: H01L21/762 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种新型半导体器件的制备方法，包括：在第一衬底上依次形成第一膜层、第二膜层和键合膜层，以形成第一中间结构；其中，第二膜层的晶胞尺寸小于所述第一膜层的晶胞尺寸，所述键合膜层是由具有张应变特性的材料制备的膜层，以使所述第二膜层形成张应变；在第二衬底上依次形成电介质膜层和键合膜层，以形成第二中间结构；将所述第一中间结构和所述第二中间结构的键合膜层进行键合，以形成键合结构；将所述键合结构的第一衬底和第一膜层去除，以形成具有张应变的半导体器件衬底。本发明提供的新型半导体器件的制备方法，能够在栅极制备前形成具有应变的第二膜层，有利于提高沟道的迁移率，提升器件性能。

公开(公告)号：CN114496905A

公开(公告)日：2022-05-13

申请号：CN202011174094.6

申请日：2020-10-28

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金玄永 ,  郭挑远 ,  徐康元 ,  高建峰 ,  刘卫兵 ,  孔真真

IPC: H01L21/768 ,  H01L23/532

Abstract: 本发明提供一种半导体结构的制备方法及半导体结构，方法包括：提供半导体基底，半导体基底上形成有接触孔；在接触孔的底部形成SiGe层；在SiGe层上方沉积欧姆金属层；在欧姆金属层上方沉积覆盖金属层；对欧姆金属层进行热处理后，去除覆盖金属层；在去除覆盖金属层后的欧姆金属层上方沉积扩散阻挡层及主体金属层；在接触孔的内部预先形成SiGe层，可在接触孔内部形成锗硅化物；由于Ge比Si的电子移动速率快，因此可实现较低的电阻率，确保半导体结构的性能；且在形成金属结构时不需要消耗大量的硅基板，提高锗硅化物的形成位置，确保欧姆接触金属结构与硅基板之间保持浅接面；因减少了硅基板的消耗量，改善锗硅化物的不均匀现象。

公开(公告)号：CN113838907A

公开(公告)日：2021-12-24

申请号：CN202010588223.X

申请日：2020-06-24

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李南照 ,  王桂磊 ,  孔真真 ,  杨涛 ,  李俊峰 ,  王文武

IPC: H01L29/06 ,  H01L21/762 ,  H01L21/768

Abstract: 本公开提供了一种低介电常数金属层间介质层结构及其制造方法，所述结构包括：低介电常数介质层；金属层，所述金属层间隔分布于所述低介电常数介质层中；其中，所述低介电常数介质层具有正对焊盘的区域和所述正对焊盘的区域之外的区域，在所述正对焊盘的区域内，所述低介电常数介质层内包含氧化物钝化层，在所述正对焊盘的区域全部或者部分低介电常数介质层被替换为氧化物钝化层，优选TEOS制备的氧化层。本公开的优点在于，为了提升器件特性，互连层的IMD膜质使用低介电常数、超低介电常数材料时，可以补强IMD的强度，避免龟裂现象产生。另外，本公开可以与现有低介电常数铜大马士革工艺兼容使用。

公开(公告)号：CN113314397A

公开(公告)日：2021-08-27

申请号：CN202110414223.2

申请日：2021-04-16

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 孔真真 ,  亨利·H·阿达姆松 ,  王桂磊

IPC: H01L21/02 ,  H01L21/762

Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体衬底的制备方法包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长锗锡层；外延生长锗层；提供支撑衬底，在所述支撑衬底生长第二绝缘层；将所述支撑衬底与上文得到的半导体衬底键合，并且所述第二绝缘层与所述锗层相邻；去除所述硅衬底、所述锗缓冲层、所述第一绝缘层和所述锗锡层。本发明能够生长出高质量的拉应变的GeOI层。

公开(公告)号：CN112309826A

公开(公告)日：2021-02-02

申请号：CN201910671910.5

申请日：2019-07-24

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊

IPC: H01L21/02

Abstract: 本发明提出了一种半导体器件及制作方法及包括该器件的电子设备，半导体器件包括：衬底；在衬底上方形成的金属层；在金属层上方形成的合金层，其中，合金层完全覆盖金属层的表面，并且合金层的边缘超出金属层的边缘呈悬浮状；在合金层上方形成掩膜层。本发明以掩膜层为硬掩膜制备GeSn微盘。因为选用的掩膜层是透明的，所以在不去除掩膜层的情况下，可以在制备后进行测试。

公开(公告)号：CN111613584A

公开(公告)日：2020-09-01

申请号：CN202010494871.9

申请日：2020-06-03

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  亨利·H·阿达姆松 ,  孔真真 ,  李俊杰 ,  刘金彪 ,  李俊峰 ,  殷华湘

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到垂直通孔和隔离沟槽，在垂直通孔中形成绝缘层，之后可以通过隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，沟道的长度与膜层的厚度相关，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。

公开(公告)号：CN111564441A

公开(公告)日：2020-08-21

申请号：CN202010280443.6

申请日：2020-04-10

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 崔锺武 ,  金成基 ,  高建峰 ,  刘卫兵 ,  孔真真

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：半导体衬底，于所半导体衬底内设置沟槽；埋入式栅堆叠，埋入式栅堆叠填充沟槽的下部；埋入式栅堆叠具有朝沟槽底部方向凹陷的顶表面。本申请的埋入式栅堆叠具有朝所述沟槽底部方向凹陷的顶表面，减小了埋入式栅堆叠(Gate)与源/漏区(S/D)之间的重叠部分，减少了GIDL电流,提高现有的半导体器件的可靠性。

公开(公告)号：CN111430330A

公开(公告)日：2020-07-17

申请号：CN202010271229.4

申请日：2020-04-08

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李南照 ,  高建峰 ,  刘卫兵 ,  孔真真

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开提供一种半导体互连结构、其制作方法及半导体芯片。其中，所述半导体互连结构的金属互连线层包括：多段金属互连线，以及在相邻两段金属互连线之间设置的接触窗。其中，每段金属互连线的长度小于预设长度，相邻两段金属互连线通过接触窗连接。该半导体互连结构通过将金属互连线层的每一段金属互连线长度制作得比预设长度短，避免了金属互连线的线宽受电迁移影响，增加金属互连线可以流过的电流密度，提升了金属互连线的可靠性，从而可以改善半导体元件设计层面的限制，提升半导体元件的性能。