半导体结构
    71.
    发明授权

    公开(公告)号:CN112310022B

    公开(公告)日:2024-01-09

    申请号:CN202010441238.3

    申请日:2020-05-22

    发明人: 施信益 黄则尧

    IPC分类号: H01L23/48 H01L23/552

    摘要: 本公开提供一种半导体结构。该半导体结构包括一半导体基底、至少一半导体元件、一第一穿基底通孔、一隔离层、一遮蔽层以及一第二穿基底通孔。该基底具有一前表面以及一后表面。该第一穿基底通孔设置在该基底中。该隔离层围绕该第一穿基底通孔设置。该遮蔽层围绕该隔离层设置。该第二穿基底通孔邻近该第一穿基底通孔设置。该半导体元件设置在该基底的一元件区。该第一穿基底通孔通过该基底的该前表面与该后表面而暴露。该隔离层包含一电性隔离材料,并经由一接地层而接地。该第二穿基底通孔通过该基底的该前表面及该后表面而暴露。

    具有接触增强顶盖的存储器阵列的制备方法

    公开(公告)号:CN117337036A

    公开(公告)日:2024-01-02

    申请号:CN202311498596.8

    申请日:2022-06-23

    发明人: 许平

    IPC分类号: H10B12/00

    摘要: 本公开提供一种具有接触增强顶盖的动态随机存取存储器阵列的制备方法。该方法包含:在一半导体基底的一正面形成一沟槽,其中该沟槽定义由该半导体基底一表面区域形成的横向分离的多个主动区;在该沟槽中填充一隔离结构,其中该隔离结构被填充到低于该些主动区的一顶面的一高度;将该些主动区的一第一组主动区从一顶面凹入,同时将该多个主动区的一第二组主动区的一顶面覆盖;以及整合地形成多个接触增强侧壁间隙子及多个接触增强顶盖,该些接触增强侧壁间隙子横向围绕该些主动区的顶部,该些接触增强顶盖覆盖该些主动区的上表面。

    具有不同长度与位面的侧向延伸电容器的存储器元件

    公开(公告)号:CN117337032A

    公开(公告)日:2024-01-02

    申请号:CN202310179111.2

    申请日:2023-02-28

    发明人: 丘世仰

    IPC分类号: H10B12/00

    摘要: 本公开提供一种具有不同长度与位面的侧向延伸电容器的存储器元件。该存储器元件包括一半导体基底;一第一隔离层,设置在该半导体基底上;一第一下电极,设置在该第一隔离层上;一第一介电层,设置在该第一下电极上;一第一凹陷,延伸经过该第一介电层;一第一电容器介电质,共形于该第一凹陷并接触该第一下电极;以及一第一上电极,设置在该第一凹陷内并被该第一电容器介电质所围绕,其中该第一电容器介电质与该第一上电极在该第一下电极与该半导体基底上侧向延伸。

    半导体元件
    74.
    发明公开
    半导体元件 审中-实审

    公开(公告)号:CN117334681A

    公开(公告)日:2024-01-02

    申请号:CN202310728187.6

    申请日:2023-06-19

    发明人: 林炜杰

    IPC分类号: H01L23/64

    摘要: 本公开提供一种半导体元件,包括一基底、一下支撑层、一上支撑层以及一下电极。该下支撑层设置在该基底上。该上支撑层设置在该下支撑层上。该上支撑层界定有一开口。该下电极设置在该上支撑层的该开口内。该下电极具有一第一部分以及一第二部分,该第一部分具有一第一垂直长度,该第二部分具有一第二垂直长度,该第二垂直长度不同于该第一垂直长度。

    测试阵列结构、晶圆结构与晶圆测试方法

    公开(公告)号:CN113629038B

    公开(公告)日:2023-12-29

    申请号:CN202010815576.9

    申请日:2020-08-14

    发明人: 杨仓博 饶瑞修

    摘要: 本发明公开了一种测试阵列结构、晶圆结构与晶圆测试方法,测试阵列结构包括基板、第一胞、第二胞、第一与第二位线环以及四个字线。第一与第二胞中的每一个都具有依序排列且彼此连接在一起的第一漏极区、第一栅极区、源极区、第二栅极区以及第二漏极区。第一胞的第一漏极区与第一栅极区位于第一位线环内。第一胞的第二栅极区以及第二漏极区位于第一位线环与第二位线环之间。第二胞的第一漏极区与第一栅极区位于第二位线环内。第二胞的第二栅极区以及第二漏极区位于第一与第二位线环之外。第一胞的第二漏极区与第二胞的第一漏极区位于其中二个彼此最相邻的字线之间。借此,能够测试晶圆结构在二个不同方向上的电流泄漏,从而确认晶圆结构的品质。

    制备半导体元件结构的沉积系统
    76.
    发明公开

    公开(公告)号:CN117293046A

    公开(公告)日:2023-12-26

    申请号:CN202310188662.5

    申请日:2023-03-02

    发明人: 蔡子敬

    摘要: 一种制备半导体元件结构的沉积系统,包括一沉积模块,其在一第一芯片上执行一第一沉积配方,以将该第一芯片从一第一芯片状态转变为一第二芯片状态;一第一测量模块,其收集该第一芯片的该第二芯片状态以产生一第一组数据;及一人工智能模块,其耦合至该第一测量模块和该沉积模块、经配置于分析该第一组数据,并当该第一组数据不在一预定范围内时更新该第一沉积配方以产生一第二沉积配方。该第二沉积配方被配置在该第一芯片之后的待处理的一第二芯片。该人工智能模块被配置为产生该第二沉积配方,其考虑到该第二芯片的一沉积速率、该第二芯片的一旋转速率、该第二芯片的一倾斜角、该第一芯片的一蚀刻配方及该第一芯片的一植入配方中的至少一者。

    制备半导体元件结构的蚀刻系统
    77.
    发明公开

    公开(公告)号:CN117293045A

    公开(公告)日:2023-12-26

    申请号:CN202310186684.8

    申请日:2023-03-02

    发明人: 蔡子敬

    IPC分类号: H01L21/66 H01L21/67

    摘要: 本申请公开一种制备半导体元件结构的蚀刻系统。该蚀刻系统包括一蚀刻模块,其被配置为在一第一芯片上执行一第一蚀刻配方,以将该第一芯片的一第一芯片状态转变为一第二芯片状态;一第一测量模块,其用于收集该第一芯片的该第二芯片状态以产生一第一组数据;及一人工智能模块,其耦合至该第一测量模块和该蚀刻模块、配置为用于分析该第一组数据,并当该第一组数据不在一预定范围内时更新该第一蚀刻配方以产生一第二蚀刻配方。该人工智能模块被配置为用于产生该第二蚀刻配方,其考虑到一第二芯片的一蚀刻速率、该第二芯片的一旋转速率,及该第二芯片的一倾斜角中的至少一者。

    制备半导体元件结构的载子植入系统

    公开(公告)号:CN117293044A

    公开(公告)日:2023-12-26

    申请号:CN202310186656.6

    申请日:2023-03-02

    发明人: 蔡子敬

    IPC分类号: H01L21/66 H01L21/67

    摘要: 一种制备半导体元件结构的载子植入系统。载子植入系统包括一植入模块,其在第一芯片上执行第一植入配方,以将第一芯片从第一芯片状态转变为第二芯片状态;第一测量模块,其收集第一芯片的第二芯片状态以产生第一组数据;及人工智能模块,其耦合至第一测量模块和植入模块、经配置于分析第一组数据,并当第一组数据不在一预定范围内时更新第一植入配方以产生第二植入配方。第二植入配方被配置在第一芯片之后的待处理的第二芯片;其中人工智能模块被配置为产生第二植入配方,其考虑到第二芯片的植入剂量、第二芯片的植入能量、第二芯片的旋转速率、第二芯片的倾斜角、第一芯片的蚀刻配方及第一芯片的沉积配方中的至少一者。

    半导体元件的监测方法
    79.
    发明公开

    公开(公告)号:CN117293043A

    公开(公告)日:2023-12-26

    申请号:CN202210936386.1

    申请日:2022-08-05

    发明人: 廖佩妏 黄崇勋

    IPC分类号: H01L21/66 G01R31/26

    摘要: 一种半导体元件的监测方法包含:提供半导体元件,半导体元件包含第一金属层、第二金属层及连接于第一金属层与第二金属层之间的导电连通柱;以第一态样放置半导体元件,其中第一金属层电性连接第一导电元件且第二金属层电性连接第二导电元件;以第二态样放置半导体元件,其中第一金属层电性连接第二导电元件且第二金属层电性连接第三导电元件;及将测试元件的电源组件及接地组件电性连接上述导电元件以获取以第一态样及第二态样放置的半导体元件的第一电压值与第一电流值及第二电压值与第二电流值。该方法可以避免材料浪费与节省时间。

    确定存储器设备的延迟锁相回路的目标锁定时间的系统

    公开(公告)号:CN117275539A

    公开(公告)日:2023-12-22

    申请号:CN202310698650.7

    申请日:2023-06-13

    发明人: 杨书伟

    IPC分类号: G11C7/10 G11C7/22

    摘要: 本公开提供一种确定一存储器设备的一延迟锁相回路的一目标锁定时间的系统及方法。该系统包括一信号产生装置、一测量装置以及一计算装置。该信号产生装置经配置以依据一第一组第一操作参数以及一组第二操作参数而向该存储器设备提供一第一组输入信号。该测量装置经配置以响应于该第一组输入信号而测量来自该存储器设备的一第一组输出信号,以及确定该延迟锁相回路是否在该第一组第一操作参数与该组第二操作参数的任何组合处失效。该计算设备经配置以确定一第一候选操作参数而进一步基于该第一候选操作参数以确定该目标锁定时间。