-
公开(公告)号：CN113316363A
公开(公告)日：2021-08-27
申请号：CN202110582028.0
申请日：2021-05-27
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本发明涉及一种电力系统芯片保护装置，包括：支撑组件，支撑组件设有安装腔、进气孔及散热孔，进气孔与散热孔均与安装腔连通，安装腔用于放置芯片；进气组件，进气组件包括进气件，进气件设置于安装腔内，进气件用于将安装腔外界的空气通过进气孔吸进安装腔内；散热组件，散热组件包括散热片，散热片与散热孔的孔壁转动连接。进气组件工作，使得安装腔外的空气通过进气孔进入到安装腔内，有利于降低安装腔内温度，同时，散热孔也有利于安装腔内的气体交换，形成散热作用，且散热片能够转动以调整角度，配合进气件的运行，有利于提高散热效率，进而提高电力系统芯片保护装置的散热效率，提高电力系统的运行效率和可靠性。
-
公开(公告)号：CN112987545A
公开(公告)日：2021-06-18
申请号：CN202110333409.5
申请日：2021-03-29
Applicant: 南方电网数字电网研究院有限公司
IPC: G04G7/00
Abstract: 本申请涉及一种时间信号码元识别方法、装置及时间系统设备。方法包括：对时间信号中的当前码元进行同步处理，消除时间信号在传输过程中的亚稳态，得到高低电平信号，滤除高低电平信号中的毛刺，得到滤波后的信号，对滤波后的信号的上升沿和下降沿进行取沿，得到滤波后的信号的高电平持续时间和低电平持续时间，当高电平持续时间与标准码元的标准高电平持续时间的差异值在高电平允许误差范围内，且低电平持续时间与标准码元的标准低电平持续时间的差异值在低电平允许误差范围内时，识别当前时间信号的码元类型为标准码元的类型。通过对码元识别添加容错，提高了时间信号码元信号质量不佳时的码元识别成功率，提高了用时系统的使用可靠性。
-
公开(公告)号：CN112199323A
公开(公告)日：2021-01-08
申请号：CN202011082085.4
申请日：2020-10-12
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本申请涉及一种电力系统继电保护SoC芯片，主内核、从内核、前端数据处理模块、内部存储器和存储管理模块，主内核和前端数据处理模块连接内部存储器，且主内核、从内核和前端数据处理模块均连接存储管理模块，存储管理模块用于连接外部存储器，前端数据处理模块用于与外部装置通信连接；前端数据处理模块接收外部装置发送的模拟量采样数据并发送至内部存储器，主内核从内部存储器中读取模拟量采样数据进行逻辑运算；主内核、从内核和前端数据处理模块之间还通过存储管理模块连接的外部存储器进行数据交换。
-
公开(公告)号：CN110704532A
公开(公告)日：2020-01-17
申请号：CN201910880634.3
申请日：2019-09-18
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本发明涉及数据库间的数据同步方法、装置、计算机设备及存储介质，属于数据库同步技术领域。该方法包括：若接收到数据同步指令，从同步事务链表中获取数据操作事务；所述数据操作事务为对嵌入式数据库中的数据进行操作所对应的事务；通过预先配置的同步链路，将所述数据操作事务发送给目的端设备；以使所述目的端设备向关系数据库提交所述数据操作事务，以在所述关系数据库中同步对数据的操作。上述技术方案，通过同步数据操作事务的方式实现数据库间的数据同步，能有效解决数据库间的唯一性约束问题，保证各个数据库间数据的完全同步。
-
公开(公告)号：CN115720206B
公开(公告)日：2024-10-25
申请号：CN202110975735.6
申请日：2021-08-24
Applicant: 南方电网数字电网研究院有限公司 , 广西电网有限责任公司电力科学研究院
Abstract: 本申请公开了一种基于模拟传动的智能变电站改扩建SCD自动测试方法，应用于智能管理单元，该方法包括：导入并解析SCD文件，获取SCD文件对应的IED，IED用于表示SCD文件的虚拟端子，IED包括第一IED和第二IED；从测试类别集合中选取测试类别，并获取测试类别对应的第一IED和第二IED；在测试类别中，获取第一IED和第二IED交互过程中的测试报文和虚拟报文，测试报文用于表示第一IED和第二IED接收的报文，虚拟报文用于表示第一IED和第二IED发出的报文；根据测试报文和虚拟报文，获取测试类别的测试结果；根据每个测试类别的测试结果，获取测试类别集合对应的测试结果。本申请有效解决了SCD文件自动测试方法存在通信参数可视化效果差，操作风险过大的问题。
-
Patent Agency Ranking
公开(公告)号：CN114264941B
公开(公告)日：2024-03-26
申请号：CN202111284971.X
申请日：2021-11-01
Applicant: 南方电网数字电网研究院有限公司
IPC: G01R31/327 , H02H1/00 , H02H3/06 , H02H7/26
Abstract: 本申请涉及一种导前时间方法、装置、继电保护设备、存储介质和计算机程序产品。所述方法包括：在检测到断路器的合闸信号后，根据检测到合闸信号的时刻确定多个数据分析时段，并获取各数据分析时段的采样数据；根据各数据分析时段的采样数据，确定各数据分析时段内的最大目标电压差值、最小目标电压差值、最大目标电压差值对应的采样时刻以及最小目标电压差值对应的采样时刻；根据各数据分析时段内的最大目标电压差值、最小目标电压差值、最大目标电压差值对应的采样时刻以及最小目标电压差值对应的采样时刻，确定断路器的合闸时刻，并将合闸时刻和检测到合闸信号的时刻之间的时长作为断路器对应的导前时间。采用本方法得到的导前时间准确性高。
-
公开(公告)号：CN117375621A
公开(公告)日：2024-01-09
申请号：CN202311487282.8
申请日：2023-11-08
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本发明公开了一种逐次逼近型模数转换器及其工作方法。逐次逼近型模数转换器包括：第一采样模块、第二采样模块、第一补偿模块、第二补偿模块、比较模块和逐次逼近逻辑模块；第一补偿模块包括多个第一补偿电容，第二补偿模块包括多个第二补偿电容，逐次逼近逻辑模块用于控制第一补偿电容及第二补偿电容的第一端接地、接入第一参考电压或者接入第二参考电压；第一补偿电容的第二端与比较模块的正相输入端电连接，第二补偿电容的第二端与比较模块的反相输入端电连接；逐次逼近逻辑模块还用于控制采样电容的第一端接地、接入待转换电压或者接入第一参考电压。本发明能够提高逐次逼近型模数转换器的精度。
-
公开(公告)号：CN117347834A
公开(公告)日：2024-01-05
申请号：CN202311503838.8
申请日：2023-11-10
Applicant: 南方电网数字电网研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种ADC芯片测试电路和测试方法，包括信号输入模块、并联电路模块、控制模块、至少两个测试模块和存储模块；所述信号输入模块用于接入模拟测试信号，并且对模拟测试信号进行预处理；所述并联电路模块用于将模拟信号的模拟电压进行多路输出，便于实现采用相同的模拟电压对多块ADC芯片进行同步测试处理；所述测试模块用于将并联后的多种模拟电压分别接入到待测的ADC芯片中；本发明通过信号输入模块对模拟信号进行预处理，通过并联电路模块进行分散成多路的模拟信号，以及对ADC芯片的测量输入的模拟信号和测试量输出的数字信号同时进行检测，可以减小测试误差。
-
公开(公告)号：CN116662249A
公开(公告)日：2023-08-29
申请号：CN202310559048.5
申请日：2023-05-17
Applicant: 南方电网数字电网研究院有限公司
IPC: G06F15/163 , H04J3/06
Abstract: 本申请涉及一种基于低延迟互联网通信系统的芯片。芯片包括采用低延迟互联网通信系统的若干节点；节点包括GMAC单元，以及均连接GMAC单元的处理器单元、MC单元和NIC单元；其中，GMAC单元被配置为响应于接收到来自本地节点或外部节点的处理器单元的访问请求，将访问请求传输给MC单元或NIC单元；节点还包括全局同步单元，全局同步单元分别连接处理器单元和NIC单元；全局同步单元被配置为响应于接收到同步请求，将同步请求传输给相应的处理器单元，本地节点或外部节点的处理器单元基于接收到的同步请求调整计算进程，以与各节点执行同步操作。本申请通过为芯片中的各个节点配置全局同步单元，保证各节点之间的计算进程同步，提升并行计算的正确性和稳定性。
-
公开(公告)号：CN115065436B
公开(公告)日：2022-11-25
申请号：CN202210984014.6
申请日：2022-08-16
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本申请涉及一种电力专用时钟分路复用电路，包括：时钟发生电路、时钟缓冲电路、电网芯片、至少一个端口物理层PHY芯片；电网芯片上集成有至少两个介质访问控制器MAC；时钟发生电路与时钟缓冲电路连接，时钟缓冲电路的第一输出端与电网芯片的第一时钟引脚连接，第一时钟引脚分别与各MAC连接，时钟缓冲电路的第二输出端分别与各PHY芯片的第二时钟引脚连接；时钟发生电路生成时钟信号；时钟缓冲电路生成第一同源时钟信号和第二同源时钟信号，并将第一同源时钟信号传输至电网芯片的第一时钟引脚，将第二同源时钟信号分别传输至各PHY芯片的第二时钟引脚。该电力专用时钟分路复用电路减少了以太网接口电路的引脚布线的数量。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.071 seconds)
