ESD保护单元的测试及加固方法

    公开(公告)号:CN110504185A

    公开(公告)日:2019-11-26

    申请号:CN201910798587.8

    申请日:2019-08-27

    Abstract: 本发明公开了一种ESD保护单元的测试及加固方法,ESD保护单元设置在待测试芯片中,包括:对待测试芯片施加ESD放电应力;对待测试芯片的管脚进行监测,根据监测结果判断是否为ESD失效;若判断结果为ESD失效,则对待测试芯片进行开封,通过结构分析确定待测试芯片的ESD保护单元中的失效点;对ESD保护单元中的失效点进行加固仿真测试;在测试结果满足要求时,对待测试芯片进行加固;对加固后的芯片重新施加ESD放电应力,并进行监测,直至结果判断为ESD有效为止。本实施例提供的ESD保护单元的测试及加固方法,通过EDA软件对ESD保护单元进行仿真测试,保证芯片通过ESD设计要求并在正常工作状态下具备较高的鲁棒性。

    支持调试权限控制的CPU芯片仿真器

    公开(公告)号:CN109977023A

    公开(公告)日:2019-07-05

    申请号:CN201910266964.3

    申请日:2019-04-03

    Abstract: 本发明公开了一种支持调试权限控制的CPU芯片仿真器,包括:仿真器硬件以及仿真器软件。仿真器硬件包括主板,主板包括电源模块、芯片原型及调试线,且芯片原型内置有调试权限控制模块;以及仿真器软件通过调试线与仿真器硬件通信连接,且仿真器软件内置有调试权限操作模块;其中,仿真器软件通过调试权限操作模块对仿真器硬件中的调试权限控制模块进行操作,从而实现对仿真器硬件的调试权限的打开或关闭。借此,本发明的支持调试权限控制的CPU芯片仿真器,结构简单合理,仿真器软件和仿真器硬件的握手操作实现机制更安全。

    内置硬件密码学算法协处理器的微处理器及安全芯片

    公开(公告)号:CN111767586A

    公开(公告)日:2020-10-13

    申请号:CN202010519130.1

    申请日:2020-06-09

    Abstract: 本发明提供一种内置硬件密码学算法协处理器的微处理器,属于安全芯片设计领域。所述微处理器包括:主处理器,配置有第一协处理器接口;协处理器,包括第二协处理器接口及密码学算法硬件引擎;所述主处理器与所述协处理器之间通过所述第一协处理器接口和所述第二协处理器接口进行通信。本发明通过第一协处理器接口与第二协处理器接口直接通信实现主处理器与协处理器之间的安全通信,主处理与协处理器之间的通信不经过安全芯片的系统总线,而是在安全芯片的微处理器内部实现密码学算法安全性,降低安全芯片的设计难度。

Patent Agency Ranking