-
公开(公告)号：CN105634488B
公开(公告)日：2019-03-01
申请号：CN201511021009.1
申请日：2015-12-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03M1/00
Abstract: 本发明涉及一种降低流水线模数转换器中运算放大器功耗的系统及方法包括：电流源管M1…Mn；两组开关单元Kb1….Kbn和K1….Kn；两个时钟信号CK1和CK2，其中CK1为保持相时钟，CK2为采样相时钟；产生偏置电压Vb1….Vbn和偏置电压V1….Vn的偏置电压供给模块VBIAS；运算放大器的主体电路OPAbody；电流源管M1…Mn，包括并联的恒流源尾管Ma1…Man和动态源管Mb1…Mbn，电流源管M1…Mn的源端直接接电源或接地；本发明可广泛地应用于任何工作在一定频率下的流水线模数转换器运算放大电路中，具有设计简单、降功耗效果明显、通用性强等优点。提供了设计简单、降功耗明显、通用性强的降低流水线中运算放大器功耗的系统及方法。
-
公开(公告)号：CN107544600B
公开(公告)日：2019-02-01
申请号：CN201710790805.4
申请日：2017-09-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种数字可调的带隙基准电路，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。正温度系数电流生成电路产生正温度系数电流Ip，同时产生偏置电压U1；数字可调负温度系数电流生成电路根据偏置电压U1生成数字可调的负温度系数电流In，In大小由输入第一控制信号控制；正温度系数电流Ip和负温度系数电流In经过加和后得到电流I，输入给数字可调电阻串电路，输入第二控制信号控制串联连入的电阻值，进而控制最终的输出电压Vref。本发明显著提高了带隙基准电路输出电压的精确度，大大简化了带隙基准电路的设计复杂度，降低了带隙基准电路的面积和功耗。
-
公开(公告)号：CN108306648A
公开(公告)日：2018-07-20
申请号：CN201711329588.5
申请日：2017-12-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03M1/82
Abstract: 本发明涉及一种可编程调节时钟交叉点的高速时钟接收电路，包括交叉点调整电路、交叉点检测电路、交叉点配置电路和缓冲器电路。交叉点调整电路接收高速差分输入时钟信号并根据反馈回路生成的控制信号Vc调节差分时钟交叉点；缓冲器电路将CML时钟信号转换成标准CMOS时钟信号并增强时钟信号驱动能力；第一交叉点检测电路和第二交叉点检测电路分别检测缓冲器输入和输出端时钟信号交叉点，生成交叉点指示信号Vcp和Vcn；交叉点配置电路根据Vcp、Vcn和配置信号A 产生供交叉点调整电路使用的控制信号Vc。本发明能够通过输入码字实现高速差分时钟交叉点在全电压范围调节，之间灵活调整，满足数据转换器电路等多种应用需求，实现高性能时钟接收电路。
-
公开(公告)号：CN108199699A
公开(公告)日：2018-06-22
申请号：CN201711346925.1
申请日：2017-12-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟；下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致；上升沿触发电路可以根据输入时钟的占空比检测结果，以输出时钟下降沿为基准，调节输出时钟上升沿位置，使输出时钟的占空比最终稳定到50％；电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟，产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN107544600A
公开(公告)日：2018-01-05
申请号：CN201710790805.4
申请日：2017-09-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种数字可调的带隙基准电路，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。正温度系数电流生成电路产生正温度系数电流Ip，同时产生偏置电压U1；数字可调负温度系数电流生成电路根据偏置电压U1生成数字可调的负温度系数电流In，In大小由输入第一控制信号控制；正温度系数电流Ip和负温度系数电流In经过加和后得到电流I，输入给数字可调电阻串电路，输入第二控制信号控制串联连入的电阻值，进而控制最终的输出电压Vref。本发明显著提高了带隙基准电路输出电压的精确度，大大简化了带隙基准电路的设计复杂度，降低了带隙基准电路的面积和功耗。
-
Patent Agency Ranking
公开(公告)号：CN104467803B
公开(公告)日：2017-09-05
申请号：CN201410681914.9
申请日：2014-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0175
Abstract: 一种时分复用高速LVDS端口电路，通过数字控制信号控制一级接收电路后连接的第二级接收电路，使一级接收电路接收的数据根据要求分别发送到不同的第二级接收电路，提高一级接收电路利用率，从而提高整个电路的接收电路利用率，减少芯片管脚数；采用多级放大器级联的方式实现一级接收电路，提高一级接收电路带宽；采用带复位的比较器结构实现第二级接收电路，便于数字信号进行控制，从而在不同的时序控制多个第二级接收电路的状态，实现多个输入信号的分离。
-
公开(公告)号：CN106849942A
公开(公告)日：2017-06-13
申请号：CN201611245726.7
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块，鉴相器模块检测参考时钟和反馈时钟间的相位关系，并相应输出“UP”或“Down”脉冲电平到电荷泵，电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平，控制延时链的延时量，用来调整两时钟间的相位差。当两时钟达到同步时，鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成，可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN106849915A
公开(公告)日：2017-06-13
申请号：CN201611241208.8
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K5/135
Abstract: 本发明公开了一种可编程的时钟相移电路，属于电子电路技术领域。该时钟相移电路，通过编程控制调整时钟信号链路上的伪反相器中的电流，从而控制积分电容充放电时间，再通过第一施密特触发器SMIT1和第二施密特触发器SMIT2的正反馈作用，加速对上升或下降沿的调整，最终实现第一伪反相器INVW1和第二伪反相器INVW2对输入时钟信号相位的调整；仅作简单编程，即可为电容提供不同比例的充电电流，保证传输的精度，同时大大减小芯片面积的开销和电路设计难度，节省了电路功耗。可实现时钟从0°到315°，步长为45°的相移，共8个相移的调整，最快速的满足后级电路的最佳调整时序位置要求。
-
公开(公告)号：CN105959007A
公开(公告)日：2016-09-21
申请号：CN201610402555.8
申请日：2016-06-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03M1/10
Abstract: 一种高精度数模转换器的测试系统及测试方法，其中，测试系统包括：测试信号发生器，用于产生待测数模转换器所需要的测试信号、数据采集卡的触发信号以及待测数模转换器的工作时钟；DAC评估板，用于接收测试信号，将测试信号转换为模拟信号输出；数据采集卡，在每个外部触发信号的上升沿对模拟信号进行采集；数据处理模块，将数据采集卡采集到的数据进行处理，计算得到待测数模转换器的静态参数DNL、INL。本发明的测试系统经济高效地完成高精度数模转换器静态参数测试，并可以根据不同精度的待测数模转换器生成相应的测试信号和相应的数据处理，满足不同精度数模转换器的测试需要。
-
公开(公告)号：CN105634488A
公开(公告)日：2016-06-01
申请号：CN201511021009.1
申请日：2015-12-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03M1/00
CPC classification number: H03M1/002
Abstract: 本发明涉及一种降低流水线模数转换器中运算放大器功耗的系统及方法包括：电流源管M1…Mn；两组开关单元Kb1….Kbn和K1….Kn；两个时钟信号CK1和CK2，其中CK1为保持相时钟，CK2为采样相时钟；产生偏置电压Vb1….Vbn和偏置电压V1….Vn的偏置电压供给模块VBIAS；运算放大器的主体电路OPAbody；电流源管M1…Mn，包括并联的恒流源尾管Ma1…Man和动态源管Mb1…Mbn，电流源管M1…Mn的源端直接接电源或接地；本发明可广泛地应用于任何工作在一定频率下的流水线模数转换器运算放大电路中，具有设计简单、降功耗效果明显、通用性强等优点。提供了设计简单、降功耗明显、通用性强的降低流水线中运算放大器功耗的系统及方法。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.062 seconds)
