一种占空比稳定和低抖动时钟电路

    公开(公告)号:CN108199699B

    公开(公告)日:2022-01-11

    申请号:CN201711346925.1

    申请日:2017-12-15

    Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟;下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致;上升沿触发电路可以根据输入时钟的占空比检测结果,以输出时钟下降沿为基准,调节输出时钟上升沿位置,使输出时钟的占空比最终稳定到50%;电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟,产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。

    一种占空比稳定和低抖动时钟电路

    公开(公告)号:CN108199699A

    公开(公告)日:2018-06-22

    申请号:CN201711346925.1

    申请日:2017-12-15

    Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟;下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致;上升沿触发电路可以根据输入时钟的占空比检测结果,以输出时钟下降沿为基准,调节输出时钟上升沿位置,使输出时钟的占空比最终稳定到50%;电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟,产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。

    一种可调增益的高速高精度比较器电路

    公开(公告)号:CN110995215B

    公开(公告)日:2023-08-29

    申请号:CN201911295939.4

    申请日:2019-12-16

    Abstract: 本发明公开了一种可调增益的高速高精度比较器电路,包括偏置电路、前置预放大器、两级再放大器、Latch锁存器、FUSE电路、偏置电路和时钟电路。前置放大器将差分模拟微小信号识别并放大,得到初次放大的模拟电压信号输出给两级再放大器进行放大;Latch锁存器将两级再放大器的输出信号锁存;时钟电路为Latch锁存器提供时钟信号;FUSE电路可调整偏置电路的静态工作状态,改变输出电流,调整偏置电路的输出电压,进而调整前置放大器和两级再放大器的增益、带宽。本发明采用FUSE修调技术,可以根据实际情况,调整高速高精度比较器的性能指标,提高比较器电路的灵活性,实现了自适应带宽和增益调整。

    一种高精度模数转换器熔丝自动烧录系统及方法

    公开(公告)号:CN111158280A

    公开(公告)日:2020-05-15

    申请号:CN201911371005.4

    申请日:2019-12-26

    Abstract: 一种高精度模数转换器熔丝自动烧录系统及方法,属于数模转换器技术领域。本发明FPGA模块接收上位机通过USB转SPI控制器发送的烧录控制信号及按预设顺序排列的熔丝阵列中每一位熔丝的烧录码流数据,生成控制指令并发送至烧录模块;所述控制指令包括烧录控制信号和熔丝阵列的烧录码流数据,以及工作控制信号;烧录模块包括修调码烧录电路和待烧录ADC芯片;修调码烧录电路接收控制指令,并转发至待烧录ADC芯片;待烧录ADC芯片根据控制指令中的烧录控制信号,进入烧录状态,并将控制指令中的熔丝阵列的烧录码流数据按位发送到待烧录ADC芯片的接收管脚上,待烧录ADC芯片按位烧录每根熔丝,实现整个待烧录ADC芯片熔丝阵列的烧录。

    一种高精度模数转换器熔丝自动烧录系统及方法

    公开(公告)号:CN111158280B

    公开(公告)日:2021-09-21

    申请号:CN201911371005.4

    申请日:2019-12-26

    Abstract: 一种高精度模数转换器熔丝自动烧录系统及方法,属于数模转换器技术领域。本发明FPGA模块接收上位机通过USB转SPI控制器发送的烧录控制信号及按预设顺序排列的熔丝阵列中每一位熔丝的烧录码流数据,生成控制指令并发送至烧录模块;所述控制指令包括烧录控制信号和熔丝阵列的烧录码流数据,以及工作控制信号;烧录模块包括修调码烧录电路和待烧录ADC芯片;修调码烧录电路接收控制指令,并转发至待烧录ADC芯片;待烧录ADC芯片根据控制指令中的烧录控制信号,进入烧录状态,并将控制指令中的熔丝阵列的烧录码流数据按位发送到待烧录ADC芯片的接收管脚上,待烧录ADC芯片按位烧录每根熔丝,实现整个待烧录ADC芯片熔丝阵列的烧录。

    一种可调增益的高速高精度比较器电路

    公开(公告)号:CN110995215A

    公开(公告)日:2020-04-10

    申请号:CN201911295939.4

    申请日:2019-12-16

    Abstract: 本发明公开了一种可调增益的高速高精度比较器电路,包括偏置电路、前置预放大器、两级再放大器、Latch锁存器、FUSE电路、偏置电路和时钟电路。前置放大器将差分模拟微小信号识别并放大,得到初次放大的模拟电压信号输出给两级再放大器进行放大;Latch锁存器将两级再放大器的输出信号锁存;时钟电路为Latch锁存器提供时钟信号;FUSE电路可调整偏置电路的静态工作状态,改变输出电流,调整偏置电路的输出电压,进而调整前置放大器和两级再放大器的增益、带宽。本发明采用FUSE修调技术,可以根据实际情况,调整高速高精度比较器的性能指标,提高比较器电路的灵活性,实现了自适应带宽和增益调整。

Patent Agency Ranking