一种新型并串转换电路
    3.
    发明授权

    公开(公告)号:CN112671414B

    公开(公告)日:2023-08-29

    申请号:CN202011543241.2

    申请日:2020-12-22

    IPC分类号: H03M9/00

    摘要: 本发明涉及一种新型并串转换电路,属于高速串行接口技术领域,包括数据预处理电路、数据合成电路和驱动器电路,数据预处理电路发送经过预处理的N位数据Qn 、Qn 、...、Qn 、Qn 给数据合成电路,并利用第N位经过预处理的数据的反向数据QnN 与输入的N位并行数据Sn 、Sn 、...、Sn 、Sn 做异或逻辑以及同或逻辑运算。本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式,解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题。

    一种可编程信号幅度检测电路

    公开(公告)号:CN109613323B

    公开(公告)日:2021-04-13

    申请号:CN201811279437.8

    申请日:2018-10-30

    IPC分类号: G01R19/00

    摘要: 本发明一种可编程信号幅度检测电路,包括幅度检测电路和比较器电路,幅度检测电路用于检测外部输入的差分信号CKP与CKN的幅度大小,以预设的阈值参考电压VT为基准,输出反映外部输入的差分信号CKP与CKN的幅度大小的幅度检测电压VA至比较器电路,对于一定的阈值参考电压VT,幅度检测电压VA与外部输入的差分信号幅度成反比,而对于一定的外部输入的差分信号幅度,幅度检测电压VA与阈值参考电压VT成正比;比较器电路,用于比较幅度检测电压VA和参考比较电压VR的大小,并生成幅度指示信号QC,用于指示电压幅度是否足够强。本发明可以用于高速信号接收、自动增益控制等电路中实现高速信号幅度灵活控制。

    一种驱动器输出摆幅、共模电压控制电路及控制方法

    公开(公告)号:CN114172506B

    公开(公告)日:2023-10-03

    申请号:CN202111449288.7

    申请日:2021-11-30

    IPC分类号: H03K19/0185

    摘要: 本发明提供了一种驱动器输出摆幅、共模电压控制电路及控制方法,包括输出共模电压控制电路、输出电压摆幅控制电路及驱动器电路;输出共模电压控制电路对驱动器的输出共模电压进行控制;输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制;驱动器电路根据输出共模电压控制信号、输出电压摆幅控制信号对输出共模电压和输出电压摆幅进行调整。本发明避免了传统驱动器结构存在的输出共模电压和输出电压摆幅存在耦合关系的问题,使驱动器的输出共模电压和输出电压摆幅可以被控制并调整;在输出摆幅一定的情况下共模电压可以被调整以提升电路的性能,在输出共模电压一定的情况下输出摆幅可以被调整以更好的配合去加重功能使用、改善输出信号的质量。

    一种可编程调节共模电平的高速时钟接收电路

    公开(公告)号:CN106953622B

    公开(公告)日:2020-07-03

    申请号:CN201710115373.7

    申请日:2017-03-01

    IPC分类号: H03K5/131 H03K5/135

    摘要: 本发明涉及一种可编程调节共模电平的高速时钟接收电路,包括偏置电路、逻辑控制电路、二进制电流源及开关阵列、二进制电流沉及开关阵列和接收控制电路。偏置电路在上电后为电流源和电流沉阵列提供电压偏置,控制初始电流与初始电平;逻辑控制电路将输入的控制码字译码成电流源和电流沉开关阵列的开关控制信号;二进制电流源及开关阵列和二进制电流沉及开关阵列分别连接到时钟输入端用来补充和抽取电流实现时钟信号共模电平的调整;接收控制电路用来控制共模电平传递和差分时钟输入。本发明能够通过输入码字实现高速差分时钟共模电平在0.8~1V之间灵活调整,可以消除共模电平对于高速差分时钟信号输入的影响,实现高性能时钟接收电路。

    一种数字可调的带隙基准电路

    公开(公告)号:CN107544600B

    公开(公告)日:2019-02-01

    申请号:CN201710790805.4

    申请日:2017-09-05

    IPC分类号: G05F1/56

    摘要: 本发明公开了一种数字可调的带隙基准电路,包括:正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。正温度系数电流生成电路产生正温度系数电流Ip,同时产生偏置电压U1;数字可调负温度系数电流生成电路根据偏置电压U1生成数字可调的负温度系数电流In,In大小由输入第一控制信号控制;正温度系数电流Ip和负温度系数电流In经过加和后得到电流I,输入给数字可调电阻串电路,输入第二控制信号控制串联连入的电阻值,进而控制最终的输出电压Vref。本发明显著提高了带隙基准电路输出电压的精确度,大大简化了带隙基准电路的设计复杂度,降低了带隙基准电路的面积和功耗。

    一种可编程调节时钟交叉点的高速时钟接收电路

    公开(公告)号:CN108306648A

    公开(公告)日:2018-07-20

    申请号:CN201711329588.5

    申请日:2017-12-13

    IPC分类号: H03M1/82

    摘要: 本发明涉及一种可编程调节时钟交叉点的高速时钟接收电路,包括交叉点调整电路、交叉点检测电路、交叉点配置电路和缓冲器电路。交叉点调整电路接收高速差分输入时钟信号并根据反馈回路生成的控制信号Vc调节差分时钟交叉点;缓冲器电路将CML时钟信号转换成标准CMOS时钟信号并增强时钟信号驱动能力;第一交叉点检测电路和第二交叉点检测电路分别检测缓冲器输入和输出端时钟信号交叉点,生成交叉点指示信号Vcp和Vcn;交叉点配置电路根据Vcp、Vcn和配置信号A 产生供交叉点调整电路使用的控制信号Vc。本发明能够通过输入码字实现高速差分时钟交叉点在全电压范围调节,之间灵活调整,满足数据转换器电路等多种应用需求,实现高性能时钟接收电路。

    一种数字可调的带隙基准电路

    公开(公告)号:CN107544600A

    公开(公告)日:2018-01-05

    申请号:CN201710790805.4

    申请日:2017-09-05

    IPC分类号: G05F1/56

    摘要: 本发明公开了一种数字可调的带隙基准电路,包括:正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。正温度系数电流生成电路产生正温度系数电流Ip,同时产生偏置电压U1;数字可调负温度系数电流生成电路根据偏置电压U1生成数字可调的负温度系数电流In,In大小由输入第一控制信号控制;正温度系数电流Ip和负温度系数电流In经过加和后得到电流I,输入给数字可调电阻串电路,输入第二控制信号控制串联连入的电阻值,进而控制最终的输出电压Vref。本发明显著提高了带隙基准电路输出电压的精确度,大大简化了带隙基准电路的设计复杂度,降低了带隙基准电路的面积和功耗。