-
公开(公告)号：CN105808367A
公开(公告)日：2016-07-27
申请号：CN201610125319.6
申请日：2016-03-04
Applicant: 上海交通大学 , 北京微电子技术研究所
IPC: G06F11/07
CPC classification number: G06F11/0706
Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构，该方法包括：利用布线算法，找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径，所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置；当所述原始路径或备份路径出现软错误时，控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值；对所述原始路径和所述备份路径进行逻辑或运算，使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径，针对布线资源进行备份恢复，只需要增加占用资源很少的错误控制电路和错误恢复结构，即可实现现场可编程门阵列软错误容错，降低了容错结构中的资源开销，冗余结构少。
-
公开(公告)号：CN105468568A
公开(公告)日：2016-04-06
申请号：CN201510779977.2
申请日：2015-11-13
Applicant: 上海交通大学
CPC classification number: G06F15/7867 , G06F13/1663 , G06F15/7871 , G06F2213/1602
Abstract: 本发明公开了一种粗粒度可重构计算系统，用于执行应用程序的源代码的串行执行部分和并行执行部分，其中的并行执行部分被转换为配置信息。本发明包括通用处理器核、粗粒度可重构阵列、主存储器、共享存储器和配置信息存储器。粗粒度可重构阵列执行该并行执行部分，包括成阵列排布的多个执行单元；各执行单元包括三个多路复用器、运算器和寄存器堆，多路复用器接收输入数据，运算器执行运算并将运算结果输出到阵列之外、输出到下一行的任意一个执行单元中以及输出到寄存器堆。本发明的粗粒度可重构计算系统适用的应用类型广，硬件代价低且能保证良好的性能，节省了配置时间，提升了效率。
-
-
公开(公告)号：CN114418072B
公开(公告)日：2024-12-17
申请号：CN202210104656.2
申请日：2022-01-28
Applicant: 上海交通大学
IPC: G06N3/0464 , G06N3/063 , G11C13/00
Abstract: 本发明公开了一种面向多核忆阻器存算一体平台的卷积算子映射方法，涉及忆阻器存算一体平台技术领域。同时考虑输入数据的局部性及核间通信开销，并将总的通信代价作为优化目标，最终得到整体通信开销较小的映射方案。本发明所提出的方法综合考虑了直接读写存储器带来的通信代价与多核同步所带来的通信代价，可有效重复利用输入数据，发挥忆阻器阵列的并行性，得到通信代价较小的映射方案。本发明所提出的方法实现较为简单，可移植性强，可添加于神经网络编译器后端执行，完成面向忆阻器存算一体平台的卷积算子映射。
-
公开(公告)号：CN113705794B
公开(公告)日：2023-09-01
申请号：CN202111048239.2
申请日：2021-09-08
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于动态激活位稀疏的神经网络加速器设计方法，涉及深度神经网络加速器设计领域，包括神经网络加速器的架构、计算阵列组织方式、神经网络加速器中稀疏性数据的表达形式，所述神经网络加速器的架构包括DRAM连接、加载Load单元、有效位检测阵列单元、激活位稀疏计算阵列以及写回Store单元，及有这些单元间的连接形式和数据流方式；所述计算阵列组织方式是指通过对激活数据进行分组，以及组内交叉计算，组间同步计算的组织方式；所述神经网络加速器中稀疏性数据的表达形式是指设计激活数据的检测方式和数据表达形式。本发明提出了一种动态激活位稀疏的神经网络加速器设计方法，并针对激活有效位的数量不平衡问题进行了优化设计。
-
Patent Agency Ranking
公开(公告)号：CN112613598B
公开(公告)日：2023-04-07
申请号：CN202011454516.5
申请日：2020-12-10
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于FPGA模拟的阻变神经网络加速器评估方法，涉及存算一体体系结构领域，包括存算一体通用指令集的编译、架构模型的建立、加速器的软硬件实现以及深度神经网络的性能评估。为加快仿真速度，本文通过分析现有阻变神经网络加速器的架构通用性，利用FPGA资源的高度并行性和运行时指令驱动的灵活模拟方式，通过对有限硬件资源的分时复用，支持主流阻变神经网络加速器架构和指令集的功能模拟，并针对主流网络给出详尽的性能评估。相比传统的硬件模拟器，本发明可以在不修改硬件结构的前提下支持更多神经网络的映射和性能评估；相比传统的软件模拟器，针对深度神经网络，本发明大大缩短了仿真时间。
-
公开(公告)号：CN115630013A
公开(公告)日：2023-01-20
申请号：CN202211345052.3
申请日：2022-10-31
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于空间可重构阵列的便笺式缓存架构构建方法及系统，包括：针对任意划分粒度的任务，采用列地址重映射；对拥有不同访存步长的多个数组进行分区存放，以流和数组绑定进行多数组并发访问；使用静态配置降低配置频次，采用配置参数进行地址转换。本发明通过轻量级、可扩展、参数化的列地址重映射机制，达到片上内存无浪费、计算阵列和DDR与片上内存的交互均无冲突的效果。本发明根据多数组并行访存且跨步访问步长各异的特点，按照流的方式组织多数组访存过程，并通过片上分区，逻辑和物理地址空间的转换，达到多数组并发、无冲突访问的效果。
-
公开(公告)号：CN115277551A
公开(公告)日：2022-11-01
申请号：CN202210898679.5
申请日：2022-07-28
Applicant: 上海交通大学
IPC: H04L45/586 , H04L45/74
Abstract: 本发明提供了一种基于环形结构的模块化三维片上网络无死锁路由系统和方法，包括：三维片上网络的虚拟通道配置结构：顶层路由器各方向具有2条虚拟通道；有源中介层路由器X方向具有1条虚拟通道；Y方向使用环形结构，具有2条虚拟通道；中介层部分环形结构：在二维阵列的基础上，X方向保持不变且仅一条虚拟通道；Y方向增设首尾相接的额外通道构成环形结构，且每两个路由器之间具有两条虚拟通道；数据包传输选择模块：选择芯片内数据包、跨芯片数据包的传输方式。本发明能够有效避免死锁问题，同时在中介层Y方向节点较多的网络中具有较高的网络传输速率。
-
公开(公告)号：CN112698954B
公开(公告)日：2022-05-10
申请号：CN202110049464.1
申请日：2021-01-14
Applicant: 上海交通大学
IPC: G06F9/50
Abstract: 本发明提供了一种基于子图解耦的粗粒度可重构阵列调度方法，涉及计算机协处理器加速器领域，包括子图解耦模块、动态配置切换模块、子图调度器，其中，所述子图解耦模块是针对程序中的非一致性控制流，将数据流图解耦成子图依次执行；所述动态配置切换模块是设计了一种多米诺骨牌式的配置切换机制，降低动态配置切换的开销；所述子图调度器是通过监测片上缓存中子缓存(bank)的空满状态，对子图的执行顺序进行动态调度。利用本发明提供的算法，可以提高阵列计算单元(PE)利用率，降低子图切换的开销。
-
公开(公告)号：CN114398308A
公开(公告)日：2022-04-26
申请号：CN202210053673.8
申请日：2022-01-18
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了基于数据驱动粗粒度可重构阵列的近内存计算系统，属于高能效比的近内存计算架构领域。所述计算系统为异构加速系统，分为三个层次，分别为片外主控层、三维加速器的逻辑层和存储层；所述片外主控层由主处理器和处理器主内存组成，主处理器通过总线将需要计算的数据从处理器主内存搬运至近内存计算架构的存储层，将配置信息通过总线搬运至逻辑层各可重构阵列的配置信息寄存器，将配置任务参数通过总线发送至各可重构阵列的配置信息调度器，在搬运完成后通过总线发出开始计算信号，可重构阵列开始进行计算任务；所述逻辑层由16个粗粒度可重构阵列作为计算逻辑，阵列通过内部总线连接到各内存控制器，实现对不同内存通道的访问。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.048 seconds)
