机柜式1553B电缆网络测试系统

    公开(公告)号:CN203166959U

    公开(公告)日:2013-08-28

    申请号:CN201320074129.8

    申请日:2013-02-08

    Abstract: 本实用新型提供的一种机柜式1553B电缆网络测试系统,包括一机柜及安装在机柜上的工控机、显示器、人工输入模块、数据采集模块、主控板、对外接口板;数据采集模块的输出端、显示器、人工输入模块均连接工控机;对外接口板集成了多路1553B总线电缆插头;主控板包括处理模块、1553B总线控制器、1553B电缆网络匹配模块、通道切换模块、激励源,处理模块调配主控板上其他部件的工作,处理模块通过1553B总线控制器连接通道切换模块,激励源的输出端连接1553B总线控制器,数据采集模块的输入端连接通道切换模块,通道切换模块通过1553B电缆网络匹配模块连接1553B总线电缆插头。本实用新型能全面地实现对1553B电缆网络特性的测试。

    一种立体封装NAND-FLASH存储器

    公开(公告)号:CN203103288U

    公开(公告)日:2013-07-31

    申请号:CN201220515319.4

    申请日:2012-09-29

    Inventor: 颜军 黄小虎

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本实用新型涉及一种立体封装NAND-FLASH存储器,包括多个NAND-FLASH芯片,还包括从下至上进行堆叠的多个印刷电路板,所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板,引脚印刷电路板上设有用于对外连接的引脚,多个NAND-FLASH芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上;多个印刷电路板经灌封、切割后在周边上露出印刷电路线,并在外表面设有镀金连接线;镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成:多个NAND-FLASH芯片并联连接,引脚作为立体封装NAND-FLASH存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。

    处理器系统及嵌入式计算机系统

    公开(公告)号:CN202939610U

    公开(公告)日:2013-05-15

    申请号:CN201220260881.7

    申请日:2012-06-04

    Abstract: 本实用新型涉及处理器系统及嵌入式计算机系统,其中,一种处理器系统,包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器;TPM芯片存有密钥、加密算法和解密算法;缓存器用于缓存关联于与其对应的处理器的数据,其中包括需要加密、解密的数据;控制器控制和协调TPM芯片、处理器、缓存器的工作。本处理器系统能独立进行加解密,运用于嵌入式计算机系统时,能提高嵌入式计算机系统的信息安全性能。

    一种摄像组件
    64.
    实用新型

    公开(公告)号:CN207340010U

    公开(公告)日:2018-05-08

    申请号:CN201720931055.3

    申请日:2017-07-28

    Abstract: 本实用新型公开一种摄像组件,包括,摄像功能模块;用于安装摄像功能模块的安装基板;通过安装基板与摄像功能模块电连接的连接器;对摄像功能模块、安装基板和连接器实现包裹的安装架;所述摄像功能模块包括从下至上进行堆叠的引脚芯片层、第一功能层和第二功能层,在所述引脚芯片层下部设置有用于对外连接的引脚,在所述第二功能层下部设置有用于电源管理、视频输出的电源管理模块,在所述第二功能层上部设置有用于图像采集的感光CMOS器件。本实用新型通过立体封装技术,从而降低现有机载、箭载摄像组件的不稳定性。

    一种三维堆叠的开关电源模块

    公开(公告)号:CN206850659U

    公开(公告)日:2018-01-05

    申请号:CN201720263943.2

    申请日:2017-03-17

    CPC classification number: H01L2224/48227

    Abstract: 本实用新型公开一种三维堆叠的开关电源模块,包括PCB板引脚层、叠层板、金属镀层外壳及灌封材料;PCB板引脚层上设置有模块引脚及底层电子器件,底层电子器件的管脚与模块引脚电气连接;叠层板上设置有引线桥及上层电子器件,上层电子器件的管脚与引线桥电气连接;叠层板设置于PCB板引脚层上方,金属镀层外壳设置于叠层板及PCB板引脚层外部;金属镀层外壳内部除PCB板引脚层和叠层板以外的空间区域全部由灌封材料填充;引脚层与叠层板的电气互连通过金属镀层外壳经激光蚀刻后实现,所述模块引脚由模块底部伸出。本实用新型采用三维叠装工艺,把引脚PCB板和叠层板组装在一起,外壳为金属镀层,形成一个高机械强度、高稳定性的开关电源模块。

    基于PCI接口的AFDX终端测试设备

    公开(公告)号:CN204597988U

    公开(公告)日:2015-08-26

    申请号:CN201420865717.8

    申请日:2014-12-30

    Abstract: 本实用新型公开一种基于PCI接口的AFDX终端测试设备,包括:PCI通讯模块,用于实现上位机与可编程芯片之间的数据交换;可编程芯片,用于将上位机下传的数据进行AFDX协议编码以给到被测的AFDX航空以太网标准设备,及将被测的AFDX航空以太网标准设备上传的数据进行校验、流量整形和冗余管理以给到上位机;AFDX终端测试设备接口模块,用于实现可编程芯片与被测的AFDX航空以太网标准设备之间的数据交换;电源模块,用于给整个测试设备供电。本实用新型实现了AFDX航空以太网标准设备的取样、队列和错误注入/检测等功能。

    一种容量为4G×16bit的立体封装NANDFLASH存储器

    公开(公告)号:CN203746837U

    公开(公告)日:2014-07-30

    申请号:CN201320682907.1

    申请日:2013-10-30

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本实用新型涉及一种容量为4G×16bit的立体封装NAND FLASH存储器,其特征在于,包括八个1G×8bit的NAND FLASH芯片,从下至上进行堆叠的一个引线框架层和八个芯片层,引线框架层上设有用于对外连接的引脚,八个NAND FLASH芯片分别一一对应地设于八个芯片层上;所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接,引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。

    一种容量为512K×40bit的立体封装SRAM存储器

    公开(公告)号:CN203644771U

    公开(公告)日:2014-06-11

    申请号:CN201320683118.X

    申请日:2013-10-30

    Inventor: 颜军 黄小虎

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本实用新型涉及一种容量为512K×40bit的立体封装SRAM存储器,包括四个容量为256K×16bit的SRAM芯片:第一SRAM芯片、第二SRAM芯片、第三SRAM芯片、第四SRAM芯片,及一个容量为512K×8bit的第五SRAM芯片;还包括从下至上进行堆叠的一个引线框架层和五个芯片层,引线框架层上设有用于对外连接的引脚,五个SRAM芯片分别一一对应地设于五个芯片层上;所述堆叠的一个引线框架层和五个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个引线框架层和五个芯片层上露出的电气连接引脚进行相应连接,引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。

    一种容量为16G×8bit的立体封装NANDFLASH存储器

    公开(公告)号:CN203644767U

    公开(公告)日:2014-06-11

    申请号:CN201320682906.7

    申请日:2013-10-30

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本实用新型涉及一种容量为16G×8bit的立体封装NAND?FLASH存储器,其特征在于,包括四个4G×8bit的NAND?FLASH芯片,从下至上进行堆叠的一个引线框架层和四个芯片层,引线框架层上设有用于对外连接的引脚,四个NAND?FLASH芯片分别一一对应地设于四个芯片层上;所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接,引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。

    一种容量为512K×8bit的立体封装EEPROM存储器

    公开(公告)号:CN203644764U

    公开(公告)日:2014-06-11

    申请号:CN201320682855.8

    申请日:2013-10-30

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本实用新型涉及一种容量为512K×8bit的立体封装EEPROM存储器,其特征在于,包括四个128K×8bit的EEPROM芯片,还包括从下至上进行堆叠的一个引线框架层和四个芯片层,引线框架层上设有用于对外连接的引脚,四个EEPROM芯片分别一一对应地设置在四个芯片层上;所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接,引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。

Patent Agency Ranking