-
公开(公告)号：CN104735919B
公开(公告)日：2019-01-25
申请号：CN201510039619.8
申请日：2015-01-26
Applicant: 珠海欧比特控制工程股份有限公司
Abstract: 本发明实施例提供一种信号处理模块的制作方法包括：选择各功能裸芯片和电子元器件，所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片；制作高硬度PCB基板；将所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上，形成PCB电路；集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块。相应的还提供一种利用此方法制作出的信号处理模块，该信号处理模块占用空间区域小，稳定性高。
-
公开(公告)号：CN104766826A
公开(公告)日：2015-07-08
申请号：CN201510035592.5
申请日：2015-01-23
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/115
Abstract: 本发明实施例提供一种用于飞参记录仪的存储器组件的加工方法，包括如下步骤：制作两个立体封装的第一存储芯片和第二存储芯片；制作一刚柔结合PCB板，所述刚柔结合PCB板依次由包括第一刚性PCB区域、第一柔性PCB区域、第二刚性PCB区域、第二柔性PCB区域和第三刚性PCB区域连接组成；将所述第一存储芯片焊接到所述第一刚性PCB区域，所述第二存储芯片焊接到所述第二刚性PCB区域，将矩形连接器焊接到所述第三刚性PCB区域。相应的提供一种采用上述方法加工的存储器组件。加工出的存储器组件提高了内部存储芯片的抗冲击能力。
-
公开(公告)号：CN104735919A
公开(公告)日：2015-06-24
申请号：CN201510039619.8
申请日：2015-01-26
Applicant: 珠海欧比特控制工程股份有限公司
Abstract: 本发明实施例提供一种信号处理模块的制作方法包括：选择各功能裸芯片和电子元器件，所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片；制作高硬度PCB基板；将所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上，形成PCB电路；集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块。相应的还提供一种利用此方法制作出的信号处理模块，该信号处理模块占用空间区域小，稳定性高。
-
公开(公告)号：CN203760449U
公开(公告)日：2014-08-06
申请号：CN201320682874.0
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L23/31 , H01L25/065
Abstract: 本实用新型涉及一种容量为16M×16bit的立体封装NOR FLASH存储器，其特征在于，包括四个4Mb×16bit的NOR FLASH芯片，从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个NAND FLASH芯片分别一一对应地设于四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644769U
公开(公告)日：2014-06-11
申请号：CN201320682922.6
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为1M×8bit的立体封装EEPROM存储器，其特征在于，包括八个128K×8bit的EEPROM芯片，还包括从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，八个EEPROM芯片分别分别一一对应地设置八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
Patent Agency Ranking
公开(公告)号：CN203644766U
公开(公告)日：2014-06-11
申请号：CN201320682873.6
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为128K×40bit的立体封装EEPROM存储器，其特征在于，包括五个128K×8bit的EEPROM芯片，还包括从下至上进行堆叠的一个引线框架层和五个芯片层，引线框架层上设有用于对外连接的引脚，五个EEPROM芯片分别一一对应地设置在五个芯片层上；所述堆叠的一个引线框架层和五个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和五个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644770U
公开(公告)日：2014-06-11
申请号：CN201320682924.5
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及容量为8G×8bit的立体封装NAND？FLASH存储器，其特征在于，包括两个4G×8bit的NAND？FLASH复合芯片，从下至上进行堆叠的一个引线框架层和两个芯片层；引线框架层上设有用于对外连接的引脚，两个NAND？FLASH复合芯片分别一一对应地设于两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644768U
公开(公告)日：2014-06-11
申请号：CN201320682910.3
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为8G×8bit的立体封装NAND？FLASH存储器，其特征在于，包括八个1G×8bit的NAND？FLASH芯片，从下至上进行堆叠的一个引线框架层和八个芯片层；引线框架层上设有用于对外连接的引脚，八个NAND？FLASH芯片分别一一对应地设于八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203406280U
公开(公告)日：2014-01-22
申请号：CN201320385609.6
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L21/60 , H01L23/495 , H01L23/31 , H05K1/18
Abstract: 本实用新型涉及一种容量为512M×8bit的立体封装SDRAM存储器，包括四个容量为128M×8bit的SDRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SDRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203300643U
公开(公告)日：2013-11-20
申请号：CN201320230780.X
申请日：2013-04-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H05K1/18
Abstract: 本实用新型涉及一种立体封装SDRAM存储器，包括多个SDRAM芯片，还包括从下至上进行堆叠的多个印刷电路板，所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板，引脚印刷电路板上设有用于对外连接的引脚，多个SDRAM芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上；多个印刷电路板经灌封、切割后在周边上露出印刷电路线，并在外表面设有镀金连接线；镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成：多个SDRAM芯片并联连接，引脚作为立体封装SDRAM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.031 seconds)
