-
公开(公告)号：CN116553470A
公开(公告)日：2023-08-08
申请号：CN202310074280.X
申请日：2023-02-07
Applicant: 意法半导体股份有限公司
Abstract: 本公开涉及对拉入有弹性的长冲程MEMS致动器和包括致动器的电子系统。MEMS致动器，包括：衬底；第一半导体层和第二半导体层；框架，其包括由第二半导体层形成的横向区域，平行于第一方向伸长并且沿第二方向偏移，框架可平行于第二方向移动。MEMS致动器包括，针对每个横向区域：对应的前转子区域，其被固定到横向区域并且被悬置在衬底上方；第一定子区域和第二定子区域，其由第一半导体层形成，使得当框架处于静止位置时，横向区域相对于第一定子区域和第二定子区域侧向偏移，并且第一前转子区域部分地面对第一定子区域，并且使得在框架沿第二方向平移期间，当横向区域开始叠加在第一定子区域上时，第一前转子区域和/或第二前转子区域至少部分地面对第二定子区域。
-
公开(公告)号：CN116540062A
公开(公告)日：2023-08-04
申请号：CN202310052616.2
申请日：2023-02-02
Applicant: 意法半导体股份有限公司
Inventor： F·科伦博
IPC: G01R31/28
Abstract: 本申请涉及用于模拟电路的DFT架构。集成电路(IC)包括：第一功能模拟引脚或焊盘；耦合到第一功能模拟引脚或焊盘的第一模拟测试总线；耦合到第一模拟测试总线的第一和第二模拟电路；以及测试控制器，被配置为：当IC处于功能操作模式时，将第一模拟电路的输入或输出连接到第一模拟测试总线，以使得第一模拟电路的输入或输出可由第一功能操作模拟引脚或焊盘访问，并且保持第二模拟电路的输入或输出与第一模拟测试总线断开连接，当IC处于测试模式时，选择性地将第一和第二模拟电路的输入或输出连接到第一模拟测试总线以使用第一模拟测试总线测试第一和第二模拟电路。
-
公开(公告)号：CN110539664B
公开(公告)日：2023-08-01
申请号：CN201910452655.5
申请日：2019-05-28
Applicant: 意法半导体股份有限公司
IPC: B60L58/10
Abstract: 本公开的实施例涉及操作电池管理系统的方法、对应的设备和交通工具。一种操作控制设备的方法包括执行开路负载测试或电流泄漏测试。开路负载测试包括激活第一电流然后激活第二电流，并且利用被激活的第一和第二电流分别感测在控制设备的电荷分布引脚和电荷感测引脚之间的第一和第二电压降。相应的差在分别利用被激活的第一电流和第二电流感测到的第一和第二电压降之间进行计算。这些差与相应的阈值进行比较，并且开路状况作为计算得到的差达到这些阈值的结果而被声明。
-
公开(公告)号：CN116490058A
公开(公告)日：2023-07-25
申请号：CN202310042429.6
申请日：2023-01-28
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及相变存储器单元、存储器设备、以及相应的方法。一种相变存储器单元包括加热器，位于所述加热器上方的由相变材料制成的存储器区域，以及在加热器的第一侧处邻近存储器区域和加热器定位的导电元件。导电元件平行于第一轴线延伸，并且平行于第一轴线，在第一侧的第一尺寸大于在与第一侧相对的第二侧的第二尺寸。
-
公开(公告)号：CN116488454A
公开(公告)日：2023-07-25
申请号：CN202310056936.5
申请日：2023-01-20
Applicant: 意法半导体股份有限公司
Abstract: 本公开涉及用于开关电路负载的电压调节器电路。电压调节器接收参考电压并且使用具有被配置为接收控制电压的栅极端子的MOSFET生成经调节的电压。电荷泵接收经调节的电压并且响应于使能信号和响应于使能信号生成的时钟信号生成电荷泵电压。电压调节器进一步包括第一开关电容器电路，第一开关电容器电路被耦合到栅极端子并且被配置为响应于使能信号的断言，用第一电流选择性地对第一电容器充电，并且而在控制电压上施加第一电压降。电压调节器还包括第二开关电容器电路，第二开关电容器电路被耦合到栅极端子并且被配置为响应于时钟信号的一个逻辑状态，选择性地用第二电流对第二电容器充电并且在控制电压上施加第二电压降。
-
Patent Agency Ranking
公开(公告)号：CN116483442A
公开(公告)日：2023-07-25
申请号：CN202310055613.4
申请日：2023-01-16
Applicant: 世意法(北京)半导体研发有限责任公司 , 意法半导体股份有限公司
IPC: G06F9/38
Abstract: 本公开的实施例涉及循环缓冲器访问设备、系统和方法。一种设备包括：循环缓冲器，其在操作中被组织成多个缓冲器子集；以及控制电路，被耦合到循环缓冲器。控制电路在操作中接收存储器加载命令以将数据集合加载到循环缓冲器中。存储器加载命令具有偏移参数和子集参数，偏移参数指示数据偏移并且子集参数指示循环缓冲器被组织成的多个子集中的子集。通过基于偏移参数的值和子集参数的值来标识循环缓冲器的缓冲器地址集合，并使用所标识的缓冲器集合来将数据集合加载到循环缓冲器中，控制电路响应于该命令。
-
公开(公告)号：CN116455330A
公开(公告)日：2023-07-18
申请号：CN202310041237.3
申请日：2023-01-12
Applicant: 意法半导体(格勒诺布尔2)公司 , 意法半导体股份有限公司 , 意法半导体 (ALPS) 有限公司
Abstract: 本公开涉及LC振荡器网络的激励和感测。一种电子系统包括第一LC振荡器以及第二LC振荡器，该第一LC振荡器被连接到第一通用输入/输出GPIO电路，该第二LC振荡器被连接到第二GPIO电路。阈值生成器被耦合到比较器的输入。控制电路被配置为控制测量相位，该测量相位包括第一捕获相位和第二捕获相位。微控制器被耦合到控制电路，并且功率管理电路被配置为在控制电路由微控制器激活之后，关断微控制器。控制电路被配置为控制经由相应GPIO电路向每个振荡器施加激励信号，控制GPIO电路以使得振荡器的振荡被提供给比较器，并且基于比较器的输出来对振荡器中超过阈值生成器的阈值输出的振荡数目进行计数。
-
公开(公告)号：CN112882524B
公开(公告)日：2023-06-16
申请号：CN202011359598.5
申请日：2020-11-27
Applicant: 意法半导体股份有限公司
IPC: G05F1/56
Abstract: 本公开的各实施例涉及带隙基准电路、对应的设备和方法。带隙电路包括供电节点以及在提供带隙电压的带隙节点处具有共同耦合的基极端子的第一双极晶体管和第二双极晶体管。第一和第二电流发生器耦合到供电节点，并且分别将镜像的第一和第二电流供应到第一和第二电路节点。第三电路节点分别经由第一电阻器耦合到第一双极晶体管并且经由第二电阻器耦合到接地。第三电路节点也耦合到第二双极晶体管，使得第二电阻器被作为通过双极晶体管的电流之和的电流穿过。介于电流发生器和双极晶体管之间的解耦级包括第一和第二共源共栅解耦晶体管，第一和第二共源共栅解耦晶体管具有共同耦合的控制端子，该控制端子接收对带隙电压敏感的偏置电压。
-
公开(公告)号：CN116235147A
公开(公告)日：2023-06-06
申请号：CN202180066115.9
申请日：2021-09-20
Applicant: 意法半导体股份有限公司 , 质子世界国际公司
IPC: G06F9/50
Abstract: 嵌入式安全元件本说明书涉及一种嵌入式电子系统或由这种系统实现的方法，包括：至少一个易失性存储器(RAM)；以及至少一个低级操作系统，管理易失性存储器的区域分配给多个高级操作系统，每个高级操作系统包括一个或多个应用程序，其中所述易失性存储器包括：为第一应用程序(App30)的执行数据保留的至少第一部分(PRAM30)；以及旨在存储至少第二应用程序(App31)的执行数据的至少第二部分，在该第一应用程序解除激活或设置为待机的情况下，第一应用程序的执行数据保留在易失性存储器中。
-
公开(公告)号：CN116209982A
公开(公告)日：2023-06-02
申请号：CN202180066011.8
申请日：2021-09-20
Applicant: 意法半导体股份有限公司 , 质子世界国际公司
IPC: G06F9/46
Abstract: 本说明书涉及嵌入式电子系统或由这种系统实现的方法，嵌入式电子系统包括：至少一个易失性存储器(RAM)；至少一个低级操作系统，管理易失性存储器的区域向多个高级操作系统的分配，每个高级操作系统包括一个或多个应用程序(App20，App21)，其中当所述第一应用程序的所述任务的执行被第二应用程序(App21)的至少一个任务的执行中断时，所述第一应用程序(App20)的一个或多个任务的执行数据被低级操作系统部分地从所述易失性存储器传送到非易失性存储器(WM)。
-
-
-
-
-
-
-
-
-
Search Results
2889
records
(took 0.062 seconds)
