-
公开(公告)号：CN100576881C
公开(公告)日：2009-12-30
申请号：CN200710307704.3
申请日：2007-12-26
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于多相滤波技术的自适应视频图像缩放引擎，其内部基本结构包括图像内容分析模块、图像数据存储模块、同步检测产生模块、水平缩放模块和垂直缩放模块；用户可通过MCU接口设置寄存器操作控制各模块的寄存器和控制输出信号参数，对插值滤波器系数进行在线编程，从而完成图像数据的检测、存储和插值计算功能。
-
公开(公告)号：CN101272509A
公开(公告)日：2008-09-24
申请号：CN200810017859.8
申请日：2008-04-01
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于3D自适应梳状滤波的视频信号解码器，复合视频信号经过AFE处理的数字信号输入同步相关信息处理模块、自适应Y/C亮度色度分离模块、SDRAM接口和控制模块中，在自适应Y/C亮度色度分离模块分离出亮度和色度信号；色度解调模块接收同步相关信息处理模块的数据和自适应Y/C亮度色度分离模块分离出的色度信号，完成色度解调并输出色差信号；亮度和色差信号经过YUV与RGB色度空间转换模块输出三基色信号，该信号与色差信号经MUX多路选择模块后最终得到24位输出信号；SDRAM接口和控制模块接收采样数据和同步相关信息处理模块的同步控制信号存储多帧数据，并对自适应Y/C亮度色度分离模块提供运算数据。
-
公开(公告)号：CN100386797C
公开(公告)日：2008-05-07
申请号：CN200510096293.9
申请日：2005-11-03
Applicant: 西安交通大学
Abstract: 本发明公开了一种利于实现数字视频图像缩放插值的行场信号产生方法，该方法在一维方向上双三次插值的装置中采用输入行场信号调制输出行场信号，保证两者的同步性，并且累加计数的一个循环长度限制在63行以内，缩小累加误差，满足输出行场信号的周期性要求。本发明的行场信号产生方法可以满足保证输出行场信号的周期性和保证输入、输出行场信号的同步性这两点要求，使得该装置数据存储器前后无需fifo缓存，节省硬件资源，且读写控制逻辑简单。
-
公开(公告)号：CN119292557A
公开(公告)日：2025-01-10
申请号：CN202411226573.6
申请日：2024-09-03
Applicant: 西安交通大学
Abstract: 本发明提供了查表插值电路，lut查找模块根据nbit输入地址索引产生两个nbit输出值；3个通用多路选择器分别连接到lut查找模块，所述3个多路选择器配置不同的选择逻辑信号sel进行选择；所述左移模块连接所述3个通用多路选择器中的一个，用于将输入值左移一位；3‑2缺1加法压缩器连接左移模块和3个通用多路选择器中的另两个，在补码运算环境下，该3‑2缺1加法压缩器的两个输出值之和会比三个输入值之和少1；定点加法器连接所述3‑2缺1加法压缩器，是一个标准的(n+2)bit定点加法器。本发明相比传统查表可以大幅压缩查找表项，针对存在奇函数或偶函数性质的查表函数可以最多将表项压缩为原来的1/8。
-
公开(公告)号：CN115629609B
公开(公告)日：2024-10-29
申请号：CN202211323178.0
申请日：2022-10-26
Applicant: 西安交通大学
Abstract: 一种多AGV协同工作系统包括：多个AGV、控制器、运动规划模块、行为级规划模块、路径资源分配模块、感知模块以及调度模块，感知模块包括单体感知模块和感知融合模块。该系统采用基于Zynq UltraScale+平台的一体化控制器作为处理器，硬件集成度高、功耗低、节约成本，具有一定的普适性和可迁移性。
-
Patent Agency Ranking
公开(公告)号：CN118734913A
公开(公告)日：2024-10-01
申请号：CN202410289489.2
申请日：2024-03-13
Applicant: 西安交通大学
IPC: G06N3/063 , G06N3/0464 , G06F9/48 , G06F9/50
Abstract: 一种针对多核加速器的多卷积神经网络任务调度方法，所述方法包括如下步骤：S100：将多卷积神经网络任务进行抽象化，得到多个有向无环图DAG；S200：利用变异系数CV平衡节点的计算负载，得到多个新生成的具有负载平衡的DAG；S300：通过传输内容感知调度得到一个调度方案；S400：利用评估工具对步骤S300产生的调度方案进行运行时间评估，如果每个卷积神经网络的计算时延均满足其时延限制，则输出该调度方案；否则将时延超出限制的卷积神经网络对应的DAG拆分为两个子DAG，对所述两个子DAG重新进行传输内容感知调度。该方法充分考虑卷积神经网络的拓扑结构与多核加速器的硬件资源，优化了计算和通信的延时。
-
公开(公告)号：CN116166029A
公开(公告)日：2023-05-26
申请号：CN202310215192.7
申请日：2023-03-07
Applicant: 西安交通大学
IPC: G05D1/02
Abstract: 本发明公开了一种兼容局部避障功能的多AGV导航方法及系统，根据AGV小车发送的自身定位信息获取AGV小车的实时位置，根据调度任务对执行任务的AGV小车规划一条全局路径；将全局路径进行逐点发送，并基于定位信息将路径点转换成车体坐标系下的局部目标点，用于控制AGV小车运行；实时融合环境传感器和单体AGV小车上的单线激光雷达生成的占据栅格地图，得到全局动态栅格地图；在控制AGV小车运行过程中，基于全局动态栅格地图决策AGV小车正常运行，以及当前方有障碍物时进行局部避障操作，实现兼容局部避障功能的多AGV导航。本发明实现了多AGV小车的导航控制，并兼容局部避障功能，能够更加高效地完成AGV小车的任务，提高生产效率和安全性，降低运行成本。
-
公开(公告)号：CN115543446A
公开(公告)日：2022-12-30
申请号：CN202211153988.6
申请日：2022-09-21
Applicant: 西安交通大学
Abstract: 一种面向指令流水线逐级反压的安全流水线SPPL电路，包括SPPL基础单元、SPPL基础单元的互联方式以及相应的配置单元，所述SPPL电路属于一个模块的控制电路，与模块的数据电路分离；其中，所述SPPL基础单元是实现了每一级流水线反压和附加功能的控制电路结构，SPPL基础单元之间存在握手信号，所有SPPL基础单元的接口信号由配置单元统一进行配置。该SPPL电路可以在不同场景复杂条件中搭建流水线的控制电路，并且通过良好的设计将信号间复杂的依赖在SPPL基础单元中解决，从而降低设计缺陷产生的可能性。
-
公开(公告)号：CN115374922A
公开(公告)日：2022-11-22
申请号：CN202210924544.1
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示了一种神经网络处理器复杂指令集微架构，包括：通用处理器、指令分发单元DISP、计算指令及格式转换指令队列IQ(ALU)、访存指令LDMR指令队列IQ(LDMR)、访存指令SVMR指令队列IQ(SVMR)、写回模块Retire、计分板、参数存储模块OP_param_talbe、数据存储模块、访存LDMR执行单元、访存SVMR执行单元、CONV调度单元、DWCL调度单元、MV调度单元、FTRANS调度单元、矩阵处理单元MPU和向量处理单元VPU。该微架构可以使神经网络多种算子计算并发执行，减小片外Memory带宽消耗。
-
公开(公告)号：CN115374921A
公开(公告)日：2022-11-22
申请号：CN202210924349.9
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示了一种基于复杂指令集的RISC‑V核，其特征在于：基于复杂指令集，即CISC指令集的RISC‑V核做为神经网络加速器的数据加载及各层计算的控制核心，同时，在RISC‑V核的控制下，将网络的输入输出数据按照硬件存储格式进行重排。本公开能够提高FPGA硬件对于神经网络的计算效率，从而得以进一步实现一种基于RISC‑V调度的FPGA神经网络加速器。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.024 seconds)
