-
公开(公告)号：CN115374906A
公开(公告)日：2022-11-22
申请号：CN202210924541.8
申请日：2022-08-02
Applicant: 西安交通大学
IPC: G06N3/04 , G06N3/063 , G06F12/0893
Abstract: 本公开揭示了增强神经网络卷积运算数据复用度的高速缓存实现方法，其在存储单元LM和矩阵运算单元MPU之间增加高速缓存LC，MPU每次读取数据时，先将所需数据的地址和读命令输入到LC中，查找是否有需要的数据，如果命中，则从LC中读取该数据；否则，将所需数据的地址和读命令输入到LM中，从LM中读取该数据，并且同时将该数据记录在LC中；其中，所述LM包括存储wt数据的LMWT和存储fm数据LMFM，所述高速缓存LC包括存储wt数据的LCWT和存储fm数据LCFM。由于本公开在LM和MPU之间增加了高速缓存LocalCache，进一步提升了数据的复用度，减少了从LM中读取数据的次数，降低处理器的功耗。
-
公开(公告)号：CN115374394A
公开(公告)日：2022-11-22
申请号：CN202210924136.6
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示卷积运算的硬件自动padding的方法及其数据存储格式。其中，该数据存储格式在数据存储过程中，会将整个输入数据ifm进行分段，每段数据进行8等分切分，得到8组数据，然后对每组数据进行等位置抽取，等位置数据排为一列，进行顺序存储。如此，这种存储格式具有更好的局部性。相比现有技术中的HWC格式，本公开将此种存储格式命名为HWC88格式。对于所述硬件自动padding的方法，在采用HWC88存储格式的数据左右两侧，通过对原数据进行复制、移位后自动补足padding数据，从而快速进行卷积运算，其中在显式存储padding时，将padding部分视为正常数据，不需要额外计算padding地址。
-
公开(公告)号：CN113014497A
公开(公告)日：2021-06-22
申请号：CN202110165948.2
申请日：2021-02-05
Applicant: 西安交通大学
IPC: H04L12/771
Abstract: 公开了一种用于通道均衡传输的路由节点，多端口数据输入模块配置成输入数据，输入数据包括通道选择信息，路由计算模块连接多通道模块、交叉开关分配模块和通道分配模块，交叉开关连接多通道模块和多端口数据输出模块，交叉开关将多通道模块中的数据发送至多端口数据输出模块，通道分配模块一端连接多通道模块，一端连接数据流控制模块，一端连接路由计算模块，多端口数据输出模块连接交叉开关以输出数据，输出数据包括通道选择信息，通道选择信息由通道分配模块生成以选择数据进入的输出通道，输出通道为下级路由节点的多通道模块中的一个通道，通道均衡由通道分配模块负责。
-
公开(公告)号：CN115374923A
公开(公告)日：2022-11-22
申请号：CN202210925113.7
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示了一种基于RISC‑V与专属扩展指令集的通用神经网络AI处理器微架构，包括处理器前端单元、指令解码与分发单元、标量执行单元、向量矩阵执行单元和多级数据存储单元。该微架构采用图灵完备的细粒度指令集实现任意算法、采用专属向量、矩阵指令实现神经网络算子的高效运算，从而兼顾神经网络推理的运算能力与灵活度。该微架构在硬件架构上采用超标量乱序发射结构，从而实现标量、向量、矩阵指令的并发执行，优化针对深度神经网络推理的微架构，以确保加速器的执行效率。
-
公开(公告)号：CN115357214A
公开(公告)日：2022-11-18
申请号：CN202210923139.8
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示了一种兼容非对称多精度混合乘累加运算的运算单元。这是一种兼容非对称数据格式的，多精度混合乘累加运算的运算单元设计。该PE单元，基于一组定点乘法器(4个5×5乘法器)，针对不同精度的数据，对传入数据进行高低位拆分和符号位扩展，并通过控制指定乘法器的激活状态来降低功耗，并且通过精度模式选择和乘法器使能信号来实现对PE单元的空间复用和时间复用，最终完成不同精度数据的乘累加运算。该发明对于神经网络稀疏量化运算中的芯片资源闲置、功耗浪费和面积优化具有重要的意义。
-
Patent Agency Ranking
公开(公告)号：CN119292557A
公开(公告)日：2025-01-10
申请号：CN202411226573.6
申请日：2024-09-03
Applicant: 西安交通大学
Abstract: 本发明提供了查表插值电路，lut查找模块根据nbit输入地址索引产生两个nbit输出值；3个通用多路选择器分别连接到lut查找模块，所述3个多路选择器配置不同的选择逻辑信号sel进行选择；所述左移模块连接所述3个通用多路选择器中的一个，用于将输入值左移一位；3‑2缺1加法压缩器连接左移模块和3个通用多路选择器中的另两个，在补码运算环境下，该3‑2缺1加法压缩器的两个输出值之和会比三个输入值之和少1；定点加法器连接所述3‑2缺1加法压缩器，是一个标准的(n+2)bit定点加法器。本发明相比传统查表可以大幅压缩查找表项，针对存在奇函数或偶函数性质的查表函数可以最多将表项压缩为原来的1/8。
-
公开(公告)号：CN115543446A
公开(公告)日：2022-12-30
申请号：CN202211153988.6
申请日：2022-09-21
Applicant: 西安交通大学
Abstract: 一种面向指令流水线逐级反压的安全流水线SPPL电路，包括SPPL基础单元、SPPL基础单元的互联方式以及相应的配置单元，所述SPPL电路属于一个模块的控制电路，与模块的数据电路分离；其中，所述SPPL基础单元是实现了每一级流水线反压和附加功能的控制电路结构，SPPL基础单元之间存在握手信号，所有SPPL基础单元的接口信号由配置单元统一进行配置。该SPPL电路可以在不同场景复杂条件中搭建流水线的控制电路，并且通过良好的设计将信号间复杂的依赖在SPPL基础单元中解决，从而降低设计缺陷产生的可能性。
-
-
公开(公告)号：CN115373598A
公开(公告)日：2022-11-22
申请号：CN202210923740.7
申请日：2022-08-02
Applicant: 西安交通大学
Abstract: 本公开揭示了计算机实现的数据处理方法，包括步骤：S100：从源存储器读取图像数据，其中源存储器具有源存储格式，其中对源存储器的读取是以适用于源存储器的模式进行的；S200：把图像数据从源存储格式转置成不同于源存储格式的目的地存储格式，其中源存储格式和目的地存储格式中的一个是HWC8存储格式，而源存储格式和目的地存储格式中的另一个是HWC88存储格式；S300：把图像数据写入到目的地存储器，其中目的地存储器具有目的地存储格式，其中对目的地存储器的读取是以适用于目的地存储器的格式进行的。本公开利用HWC88存储格式具有更好的局部性，可以提高cache中数据的利用率，进而提升数据传输带宽和计算性能。
-
公开(公告)号：CN113014497B
公开(公告)日：2022-08-09
申请号：CN202110165948.2
申请日：2021-02-05
Applicant: 西安交通大学
IPC: H04L45/60
Abstract: 公开了一种用于通道均衡传输的路由节点，多端口数据输入模块配置成输入数据，输入数据包括通道选择信息，路由计算模块连接多通道模块、交叉开关分配模块和通道分配模块，交叉开关连接多通道模块和多端口数据输出模块，交叉开关将多通道模块中的数据发送至多端口数据输出模块，通道分配模块一端连接多通道模块，一端连接数据流控制模块，一端连接路由计算模块，多端口数据输出模块连接交叉开关以输出数据，输出数据包括通道选择信息，通道选择信息由通道分配模块生成以选择数据进入的输出通道，输出通道为下级路由节点的多通道模块中的一个通道，通道均衡由通道分配模块负责。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
