公开(公告)号：CN119292557A

公开(公告)日：2025-01-10

申请号：CN202411226573.6

申请日：2024-09-03

Applicant: 西安交通大学

Inventor： 赵文哲 ,  张景铭 ,  林晓云 ,  胡康 ,  冉旭明 ,  龚元昌 ,  夏天 ,  任鹏举

IPC: G06F7/485 ,  G06F7/487

Abstract: 本发明提供了查表插值电路，lut查找模块根据nbit输入地址索引产生两个nbit输出值；3个通用多路选择器分别连接到lut查找模块，所述3个多路选择器配置不同的选择逻辑信号sel进行选择；所述左移模块连接所述3个通用多路选择器中的一个，用于将输入值左移一位；3‑2缺1加法压缩器连接左移模块和3个通用多路选择器中的另两个，在补码运算环境下，该3‑2缺1加法压缩器的两个输出值之和会比三个输入值之和少1；定点加法器连接所述3‑2缺1加法压缩器，是一个标准的(n+2)bit定点加法器。本发明相比传统查表可以大幅压缩查找表项，针对存在奇函数或偶函数性质的查表函数可以最多将表项压缩为原来的1/8。