公开(公告)号：CN115373598A

公开(公告)日：2022-11-22

申请号：CN202210923740.7

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  林晓云 ,  赵文哲 ,  党祺玮 ,  刘汉威 ,  夏天

IPC: G06F3/06 ,  G06F17/15 ,  G06N3/02

Abstract: 本公开揭示了计算机实现的数据处理方法，包括步骤：S100：从源存储器读取图像数据，其中源存储器具有源存储格式，其中对源存储器的读取是以适用于源存储器的模式进行的；S200：把图像数据从源存储格式转置成不同于源存储格式的目的地存储格式，其中源存储格式和目的地存储格式中的一个是HWC8存储格式，而源存储格式和目的地存储格式中的另一个是HWC88存储格式；S300：把图像数据写入到目的地存储器，其中目的地存储器具有目的地存储格式，其中对目的地存储器的读取是以适用于目的地存储器的格式进行的。本公开利用HWC88存储格式具有更好的局部性，可以提高cache中数据的利用率，进而提升数据传输带宽和计算性能。

公开(公告)号：CN115374921A

公开(公告)日：2022-11-22

申请号：CN202210924349.9

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 夏天 ,  刘汉威 ,  马澄宇 ,  党祺玮 ,  赵文哲 ,  任鹏举

IPC: G06N3/063 ,  G06N3/04 ,  G06F17/15

Abstract: 本公开揭示了一种基于复杂指令集的RISC‑V核，其特征在于：基于复杂指令集，即CISC指令集的RISC‑V核做为神经网络加速器的数据加载及各层计算的控制核心，同时，在RISC‑V核的控制下，将网络的输入输出数据按照硬件存储格式进行重排。本公开能够提高FPGA硬件对于神经网络的计算效率，从而得以进一步实现一种基于RISC‑V调度的FPGA神经网络加速器。