多芯片叠合封装结构
    51.
    实用新型

    公开(公告)号:CN203521406U

    公开(公告)日:2014-04-02

    申请号:CN201320666782.3

    申请日:2013-10-25

    Inventor: 谭小春

    CPC classification number: H01L2224/16225

    Abstract: 本实用新型公开了一种多芯片叠合封装结构,所述封装结构包括包括芯片承载体和多层芯片,每一层芯片至少包括一块芯片;除最上层以外的其他层中的一层或多层芯片上设有导电孔,上下相邻两层芯片的下层芯片背面覆设有图案化导电层,上下相邻两层芯片之间设有导电凸块,下层芯片的导电孔经图案化导电层并通过导电凸块与上层芯片实现电连接。由于采用本实用新型,通过导电孔经图案化导电层重新布线,并经导电凸块实现多层芯片叠合后的电连接,不仅节省了芯片空间,无需引线就可实现不同层芯片的电气连接,提高了电气连接的灵活性。

    芯片叠合封装结构
    52.
    实用新型

    公开(公告)号:CN203573967U

    公开(公告)日:2014-04-30

    申请号:CN201320696352.6

    申请日:2013-11-06

    Inventor: 谭小春

    CPC classification number: H01L2224/48091 H01L2224/48247 H01L2924/00014

    Abstract: 本实用新型公开了一种芯片叠合封装结构,包括第一芯片层(1)、第二芯片层(2)和引线框架(3),所述的引线框架(3)置于第一芯片层(1)和第二芯片层(2)之间,所述的第一芯片层(1)倒装于引线框架(3)上,所述的第二芯片层(2)正装于引线框架(3)上;所述的第一芯片层(1)通过导电凸块(4)与引线框架(3)电连接,所述的第二芯片层(2)的电极通过引线(5)引出至引线框架(3)上。采用本实用新型,不仅节省了芯片的封装空间,同时便于第一芯片层和第二芯片层之间电连接,提高了布线灵活度。

    芯片封装结构
    53.
    实用新型

    公开(公告)号:CN203573978U

    公开(公告)日:2014-04-30

    申请号:CN201320696637.X

    申请日:2013-11-06

    Inventor: 谭小春

    Abstract: 本实用新型公开了一种芯片封装结构,包括芯片层(1)和引线框架(2),所述的芯片层(1)倒装于引线框架(2)的一面,所述引线框架(2)的另一面上设有无源元件层(3),所述的无源元件层(3)与引线框架(2)电连接;所述的引线框架(2)包括内引脚(2.2)和外引脚(2.1),所述芯片层(1)通过导电凸块(4)与引线框架(2)的内引脚(2.2)电连接;所述的无源元件层(3)与引线框架(2)的内引脚(2.2)或外引脚(2.1)电连接。本实用新型便于无源元件与芯片的叠合封装,不仅节省了电路的占用空间,同时也提高了封装的集成化程度。

    芯片的封装结构
    54.
    实用新型

    公开(公告)号:CN203536409U

    公开(公告)日:2014-04-09

    申请号:CN201320686293.4

    申请日:2013-10-31

    Inventor: 谭小春

    CPC classification number: H01L2224/16245

    Abstract: 本实用新型提供了一种芯片的封装结构,包括:承载盘、芯片、多个第一导电块和塑封料;所述承载盘的正面具有多个凸起焊盘;所述芯片具有一有源面,所述第一导电块的一端与所述有源面电连接,所述第一导电块的另一端与所述凸起焊盘电连接;所述塑封料包围所述芯片并填满所述承载盘和所述芯片之间的空间。在本实用新型提供的芯片的封装结构中,通过刻蚀在承载盘的正面形成凸起焊盘,在凸起焊盘与芯片的有源面实现电连接的同时,增大了塑封料在芯片与承载盘之间的流通通道,使得塑封料能够填满芯片与承载盘之间的空间,因此塑封之前不必进行底部填充工艺,降低了封装成本。

Patent Agency Ranking