-
公开(公告)号：CN118191729A
公开(公告)日：2024-06-14
申请号：CN202410193151.7
申请日：2024-02-21
Applicant: 西安电子科技大学
IPC: G01S5/04
Abstract: 本发明提供了一种目标定位方法、系统及存储介质。其中，方法包括：获取所有基站的测量信息，并在所有基站中随机选择一个基站作为主站，其余基站作为辅站；测量信息包括主站与目标之间的角度信息；在角度信息上添加主站的测量误差，得到角度遍历区间；在角度遍历区间之间进行角度遍历，得到角度遍历结果；根据角度遍历结果以及测量信息，计算得到辅站位置距离误差最小时所对应的误差最小角度遍历结果；将误差最小角度遍历结果和测量信息中的主站的测高信息代入坐标求解公式，得到目标实际坐标。在本发明中，以主站为基础在角度遍历区间进行角度遍历，求得误差最小角度遍历结果，根据该结果得到目标实际坐标，提高了对目标的定位精度。
-
公开(公告)号：CN116794012A
公开(公告)日：2023-09-22
申请号：CN202310737673.4
申请日：2023-06-21
Applicant: 电子科技大学
Abstract: 本发明公开了设计一种基于DNA折纸技术的表面增强拉曼基底及其制备方法，其包括以下步骤：设计DNA折纸框架图案，设计含有连接金纳米粒子的位置和序列(修饰链)，将图案包含的长链、短链(含修饰链)按一定比例混合退火,形成有序排列的DNA折纸结构。不同长度的修饰短链有序分布在折纸结构底部和侧面，起到连接金纳米粒子作用。对金纳米粒子表面硫醇化,使其形成与寡核苷酸连接位点。对硅片表面进行处理用APTES制备带正电的单分子薄膜层，使其能够吸附带负电的DNA折纸框架。接着将硫醇化后的金纳米粒子与DNA折纸结构混合后沉积在硅片表面，形成金纳米粒子和折纸结构的耦合结构。用VUV灯照射表面，分解和去除DNA和APTES，暴露出金纳米粒子的热点结构。优点：控制修饰链的长度，实现纳米粒子的间距调节，最小可达2纳米。添加或去除修饰链实现任意形状热点阵列创建。
-
公开(公告)号：CN115629360B
公开(公告)日：2023-03-28
申请号：CN202211645220.0
申请日：2022-12-21
Applicant: 西安电子科技大学
IPC: G01S7/38
Abstract: 本发明公开了一种线性调频的短脉冲采样调制转发干扰信号生成方法，应用于干扰机，包括以下步骤：步骤10，接收雷达发出的雷达发射脉冲信号；步骤20，将雷达发射脉冲信号处理后进行采样，得到前端雷达脉冲信号；步骤30，将前端雷达脉冲信号进行多次复制，得到第一干扰信号；步骤40，将第一干扰信号调制上噪声信号，得到第二干扰信号；步骤50，进行扫频处理，得到目标干扰信号；步骤60，进行D/A转换后进行低通滤波处理；步骤70，通过混频器上变频到雷达的中心载波频率后输出回波干扰信号。本发明兼顾相参的增益以及采样处理效率，且兼具压制干扰与欺骗干扰的效果。
-
Patent Agency Ranking
公开(公告)号：CN102723355B
公开(公告)日：2015-06-10
申请号：CN201210220695.5
申请日：2012-06-29
Applicant: 电子科技大学
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0653 , H01L29/0878 , H01L29/7397
Abstract: 本发明涉及半导体技术。本发明解决了现有半导体器件在介质槽相对大间距、小密度情况下无法发挥高K介质作用问题，提供了一种槽栅半导体功率器件，其技术方案可概括为：槽栅半导体功率器件，其在半导体漂移区左右两侧增加了两个高K介质区，半导体漂移区中第一半导体区的两侧与两个第二半导体区相接触，两个高K介质区分别与两个第二半导体区的另一侧相接触。本发明的有益效果是，降低比导通电阻，提高耐压，适用于MOS器件或MOS控制的半导体器件。
-
公开(公告)号：CN102832237A
公开(公告)日：2012-12-19
申请号：CN201210226454.1
申请日：2012-07-03
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/06 , H01L29/08 , H01L29/78
Abstract: 本发明公开了一种槽型半导体功率器件，涉及槽型半导体功率器件技术领域，包括衬底层和有源层，所述有源层中形成有槽栅，槽栅纵向至少伸入到有源层中；在体接触区和漏区之间形成有阶梯型的介质槽，阶梯型的介质槽宽度较大的那一端更接近衬底层，介质槽分别与漏区和体接触区接触；介质槽中介质的介电系数小于有源层材料的介电系数；本发明具有以下优点：第一、器件耐压大大提高；第二、槽栅增大了器件有效拓展纵向导电区域和介质槽辅助耗尽漂移区，使得比导通电阻降低，进而降低功耗，同时栅槽也作为介质隔离槽，节省了隔离槽的面积；第三、介质槽折叠了漂移区以及在介质槽界面处的电荷积累区也是漏区或体接触区，大大缩小了器件尺寸。
-
公开(公告)号：CN102751199A
公开(公告)日：2012-10-24
申请号：CN201210226462.6
申请日：2012-07-03
Applicant: 电子科技大学
IPC: H01L21/336
Abstract: 本发明公开了一种槽型半导体功率器件的制造方法，涉及半导体功率器件技术领域，通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化，之后采用外延横向过生长形成体区等关键工艺步骤,具有以下优点：避免了沟槽的填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响；槽栅底部与体区下界面平齐或低于体区下界面，从而提高器件耐压；不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；避免采用多次外延注入的方式形成超结以及所带来得晶格缺陷；大大降低了导通电阻。
-
公开(公告)号：CN102186016A
公开(公告)日：2011-09-14
申请号：CN201110107640.9
申请日：2011-04-27
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于球面像差混叠观测的超分辨率成像方法，主要解决现有方法成像精度低、结构复杂和计算复杂度高的问题。其成像步骤是：(1)搭建具有显著球面像差效应的光学系统；(2)利用理论推导或仿真或实验测量方法得到光学系统的点扩散函数，并据此构造采样矩阵；(3)利用所搭建的光学系统对目标光信号进行混叠观测并通过低分辨传感器阵列采样，得到低分辨混叠图像；(4)根据压缩感知理论，结合采样矩阵，使用一种快速迭代优化算法对所得低分辨混叠图像进行重构，得到高分辨率图像。本发明具有系统结构简单、体积小，制作成本低，重构图像精度高，重构速度快的优点，可用于在小规模采样阵列下图像的获取和高分辨重建。
-
公开(公告)号：CN220381041U
公开(公告)日：2024-01-23
申请号：CN202322231953.6
申请日：2023-08-18
Applicant: 西安电子科技大学
IPC: G01N27/30 , G01N27/416
Abstract: 本实用新型提供了一种用于光催化反应产物检测的双通道电极及检测器件，包括发生电极和收集电极，其中发生电极与收集电极的结构相同，均包括电极头和电极主体，发生电极的电极主体与收集电极的电极主体互相嵌套或相互对立，且电极主体之间不接触；如果互相嵌套，发生电极和收集电极的电极头均伸出对方的嵌套区域，位于对方的嵌套区域外。本实用新型所使用的双通道工作电极由两套尺寸较小的工作电极所组成，该特殊结构一方面保证了光催化反应的发生及产物检测二者之间有效的物质传输；另一方面使该检测方法具备体积小、消耗少等特点。无论是平行阵列、叉指阵列、多边形阵列还是点状阵列均可实现实时探测功能，因而在电极制备上有多重选择。
-
-
-
-
-
-
-
Search Results
58
records
(took 0.103 seconds)
