-
公开(公告)号：CN104200836B
公开(公告)日：2017-02-15
申请号：CN201410417988.1
申请日：2014-08-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413 , G11C29/08
Abstract: 本发明提供一种表征随机存储器单元抗电流噪声容限的方法及测试结构，所述存储器单元的表征抗电流噪声容限的方法步骤为：扫描单元第一存储节点的电压，得到该扫描电压与供电电流关系曲线；反扫描第二存储节点的电压，得到该扫描电压与供电电流关系曲线；将两条曲线叠加得一相交于三点的曲线；计算两侧点分别与中间点的电流差值，取两者较小值，其值即为单元的最大抗电流噪声容限值；本发明还提供本表征单元抗电流噪声容限的测试结构。本发明的表征静态随机存储器单元抗电流噪声容限的方法及测试结构具有直观、测量精确，适用性强等优点。
-
公开(公告)号：CN105845733A
公开(公告)日：2016-08-10
申请号：CN201610236397.3
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，PMOS器件及PN结器件；PN结器件的N区与PMOS器件的体接触区连接，PN结器件的P区与PMOS器件的栅连接。在N型本征区中进行两次P型重掺杂分别形成PMOS器件的源、漏区和PN结器件，再进行N型重掺杂形成PMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行P型重掺杂形成栅；通过通孔和金属将PMOS器件的栅和PN结器件的P区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN104716191A
公开(公告)日：2015-06-17
申请号：CN201510131999.8
申请日：2015-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7831 , H01L29/66045
Abstract: 本发明提供一种双栅双极石墨烯场效应晶体管及其制作方法，包括：提供半导体衬底； 在半导体衬底的正面形成石墨烯沟道层；在石墨烯沟道层上形成源电极及漏电极；去除源电极及漏电极外围的石墨烯沟道层；对石墨烯沟道层进行表面功能化处理或等离子体物理吸附；形成高k栅介质层；在源电极及漏电极之间的高k栅介质层上形成第一栅电极；在半导体衬底的背面形成第二栅电极。直接将石墨烯附着于所需的衬底上，无需进行繁琐的转移，避免了对石墨烯结构造成破坏和杂质污染；该方法制备的双栅双极石墨烯场效应晶体管具备更加优异的开断性能，更高的载流子迁移率以及更小的栅漏电流；工艺流程简单，成本经济，适合基于石墨烯场效应晶体管的大规模生产。
-
公开(公告)号：CN104200836A
公开(公告)日：2014-12-10
申请号：CN201410417988.1
申请日：2014-08-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413 , G11C29/08
Abstract: 本发明提供一种表征随机存储器单元抗电流噪声容限的方法及测试结构，所述存储器单元的表征抗电流噪声容限的方法步骤为：扫描单元第一存储节点的电压，得到该扫描电压与供电电流关系曲线；反扫描第二存储节点的电压，得到该扫描电压与供电电流关系曲线；将两条曲线叠加得一相交于三点的曲线；计算两侧点分别与中间点的电流差值，取两者较小值，其值即为单元的最大抗电流噪声容限值；本发明还提供本表征单元抗电流噪声容限的测试结构。本发明的表征静态随机存储器单元抗电流噪声容限的方法及测试结构具有直观、测量精确，适用性强等优点。
-
公开(公告)号：CN102800589B
公开(公告)日：2014-10-08
申请号：CN201210304134.3
申请日：2012-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L21/266 , H01L29/737
CPC classification number: H01L29/7378 , H01L29/66242
Abstract: 本发明提供一种基于SOI的SiGe-HBT晶体管的制备方法，该方法通过在所述外基区注入杂质由硼改为氟化硼，并将注入能量和剂量限定在特定范围内，有效解决了薄膜SOI上（小于等于150nm）的SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
-
Patent Agency Ranking
公开(公告)号：CN103094178A
公开(公告)日：2013-05-08
申请号：CN201310015290.2
申请日：2013-01-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供一种提高部分耗尽型SOI器件射频性能的制备方法。根据本发明的方法，先在绝缘体上材料结构上形成至少一个器件的源区、栅区、及漏区；随后，对所述源区再进行掺杂使所述源区的部分区域为N型、部分区域为P型；最后再在进行了再掺杂的绝缘体上材料结构上再制备电极层以形成SOI器件。由于所制作的结构在源区存在重掺杂的P+区，源区N+区与P+区形成二级管结构，有效释放器件体区的空穴，使得体区电势与源区相等，因此器件的阈值电压不再漂移，从而提高器件的射频性能；此外，相对于业界普遍采用的TB结构，本发明的器件也不需要额外增加器件面积。
-
公开(公告)号：CN102800590A
公开(公告)日：2012-11-28
申请号：CN201210304149.X
申请日：2012-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L21/266 , H01L29/737
CPC classification number: H01L29/7378 , H01L29/66242
Abstract: 本发明提出了一种基于SOI的SiGe-HBT晶体管的制备方法，该制备方法通过在基于SOI的SiGe-HBT工艺流程中增加使用一个特定的光刻版，将外基区注入限定在指定的区域，有效解决了薄膜SOI上（小于等于150nm）的SiGeBJT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
-
公开(公告)号：CN102800589A
公开(公告)日：2012-11-28
申请号：CN201210304134.3
申请日：2012-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L21/266 , H01L29/737
CPC classification number: H01L29/7378 , H01L29/66242
Abstract: 本发明提供一种基于SOI的SiGe-HBT晶体管的制备方法，该方法通过在所述外基区注入杂质由硼改为氟化硼，并将注入能量和剂量限定在特定范围内，有效解决了薄膜SOI上（小于等于150nm）的SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
-
公开(公告)号：CN102779837A
公开(公告)日：2012-11-14
申请号：CN201210289657.5
申请日：2012-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/08 , H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/412 , H01L29/66659 , H01L29/7835
Abstract: 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
-
公开(公告)号：CN105895702B
公开(公告)日：2019-09-13
申请号：CN201610236469.4
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体接触区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件，再进行P型重掺杂形成NMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
-
-
-
-
-
-
-
-
Search Results
105
records
(took 0.062 seconds)
