-
公开(公告)号：CN102556937A
公开(公告)日：2012-07-11
申请号：CN201110454360.5
申请日：2011-12-30
Applicant: 上海新傲科技股份有限公司
Abstract: 本发明提供具有悬臂梁结构的应变锗器件及其制备方法，涉及半导体光电子领域，制备方法包括步骤：提供含锗材料衬底，依次包括支撑衬底、牺牲层和顶层含锗层；图形化顶层含锗层以形成悬臂梁；腐蚀去除牺牲层；对悬臂梁的任意位置施加外力。所述应变锗器件，依次包括支撑衬底、牺牲层和顶层含锗层，所述顶层含锗层包含悬空的悬臂梁。本发明的优点在于既能够兼容CMOS工艺，又能通过改变外力调节锗薄膜材料的带隙结构，加工简单、方便，在近红外到中红外波段都能够提高锗材料的发光增益，为实现片上光源甚至激光光源提供基础材料，由于悬臂梁结构上所施加的外力可调，故具有调谐发光波长的功能。
-
公开(公告)号：CN101901753B
公开(公告)日：2012-05-23
申请号：CN201010211396.6
申请日：2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 一种带有绝缘埋层的厚膜材料的制备方法，包括如下步骤：提供一支撑衬底；采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；抛光支撑衬底表面以降低粗糙度；将支撑衬底与器件层衬底通过一绝缘层键合在一起；将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；抛光减薄后的器件层衬底。本发明的优点在于，通过引入衬底修正的方法对支撑衬底的均匀性进行修正，以提高最终衬底的顶层半导体层的厚度均匀性。
-
公开(公告)号：CN102130037A
公开(公告)日：2011-07-20
申请号：CN201010607936.2
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/48
Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；热处理器件衬底，从而在所述器件衬底的表面形成洁净区域；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固，使键合界面的牢固程度能够满足后续倒角研磨、减薄以及抛光工艺的要求；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区域转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。
-
公开(公告)号：CN101958238A
公开(公告)日：2011-01-26
申请号：CN201010223192.4
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/02 , H01L21/20 , H01L21/306
Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。
-
公开(公告)号：CN101609800B
公开(公告)日：2010-12-29
申请号：CN200910053504.9
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/31 , H01L21/762 , H01L21/84 , H01L21/20 , H01L21/02
Abstract: 一种制备混合晶向半导体衬底的方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成媒介层，或者在第一半导体层和第二半导体支撑衬底的表面均形成媒介层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层；对键合后衬底进行退火。本发明的优点在于，利用高温退火消除键合界面的由亲水键合导致的自然氧化层的办法，能够制备出全局混合晶向体硅衬底，并且该全局混合晶向半导体衬底的表面半导体层具有良好的厚度均匀性。
-
Patent Agency Ranking
公开(公告)号：CN101901754A
公开(公告)日：2010-12-01
申请号：CN201010211448.X
申请日：2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 本发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法，包括如下步骤：提供支撑衬底与器件衬底；在支撑衬底或器件衬底的表面生长绝缘层；在绝缘层中注入纳米晶改性离子；通过绝缘层将支撑衬底与器件衬底键合在一起；实施键合后的退火加固。本发明的优点在于，通过对工艺顺序的巧妙调整，在不影响其他工艺的前提下，将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的，从而不会影响到器件层的晶格完整性，提高了所制备的SOI材料的晶体质量。
-
公开(公告)号：CN102637607B
公开(公告)日：2016-02-24
申请号：CN201110449519.4
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/50 , H01L21/768
Abstract: 本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN102130039B
公开(公告)日：2013-04-10
申请号：CN201010608061.8
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/48
Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；采用两步热处理工艺热处理器件衬底；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。并且在热处理器件衬底的工艺中仅采用了两步热处理步骤，而将第三步高温热处理步骤与后续加固键合界面的步骤整合成一步，从而降低了工艺复杂度，节约了工艺成本并提高了工艺效率。
-
公开(公告)号：CN102909639A
公开(公告)日：2013-02-06
申请号：CN201210422897.8
申请日：2012-10-30
Applicant: 上海新傲科技股份有限公司
Abstract: 本发明提供了一种半导体衬底的表面处理方法以及半导体衬底的制作方法。所述半导体衬底的表面处理方法包括如下步骤：提供一半导体衬底；研磨减薄所述半导体衬底的一表面；采用氧化物抛光浆料抛光所述半导体衬底的被研磨减薄的表面；采用半导体衬底抛光浆料抛光所述半导体衬底的被研磨减薄的表面。本发明的优点在于，研磨工艺会在半导体衬底的表面形成一层自然氧化层，本发明采用了能够腐蚀半导体衬底的自然氧化层的氧化物抛光浆料对半导体衬底实施抛光，保证在对半导体衬底表面化学机械抛光之前，半导体衬底的表面是绝对无任何多余物质的，避免不同物质的机械强度不同对研磨造成影响。
-
公开(公告)号：CN102820253A
公开(公告)日：2012-12-12
申请号：CN201110151806.7
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/8238
CPC classification number: H01L21/76251 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1203
Abstract: 本发明公开了一种基于SOI衬底的高迁移率双沟道材料的制备方法，基于传统的SOI（silicon-on-insulator）衬底，外延压应变的SiGe材料，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用做NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.031 seconds)
