分割为多个存储器块的磁性体存储器阵列的写入电路结构

    公开(公告)号:CN1445783A

    公开(公告)日:2003-10-01

    申请号:CN03120157.1

    申请日:2003-03-10

    Inventor: 辻高晴 大石司

    CPC classification number: G11C11/16

    Abstract: 数据写入时,第1驱动器(INV)根据写入数据,把第1共有节点与第1及第2电压的一方电连接。第2驱动器(INVR)把第2共有节点与第1及第2电压的另一方电连接。设置了用于把各位线的一端侧与第1共有节点分别电耦合的多个第1开关电路(TR),以及把另一端侧与第2共有节点分别电耦合的多个第2开关电路(TRR)。根据列选择结果,使对应的位线的第1及第2开关电路导通。从而,不必在各位线设置驱动器就可以进行数据写入。

Patent Agency Ranking